是德科技分享给信号完整性工程师关于信号完整性分析的文章。希望对您的工作有所帮助。
数字信号与模拟信号不同，数字信号指自变量是离散的、因变量也是离散的信号。简而言之，数字信号就是将模拟信号在坐标上的一些点的坐标记录下来（这个过程就是“采样”），以确切的数字来进行传输。
数字信号与模拟信号的区别
现在最常见的数字信号是幅度取值只有两种(用0 和1代表)的波形，称为“二进制信号”。
实际数字电路中的信号与理想的数字信号存在差异
很多原因会导致真实信号与理想数字信号的差异以及信号完整性问题
信号完整性就是信号完整未受损，信号在标准的时间内，具有稳定的跳变以及有效的逻辑电平
什么是信号完整性?
信号完整性 (Signal Integrity - SI) 表示信号无失真地传播的能力，代表了PCB电路中信号传播的质量。广义上讲，信号完整性包括由于互连、电源、器件等引起的所有信号质量及延时等问题。数字信号在传输的过程中，由于阻抗匹配、串扰等原因导致信号变差。
阻抗不匹配和无阻抗不匹配的数字信号传输
上圖中，左边的方波是理想的，从信号输出端到接收端的波形，理想状态下，这个波形从发射端到接收端应该是完全一致的。但实际的波形，在达到接收端时，可能就是右边的畸变的波形。通俗一点讲，在电路设计中，信号末端的波形和起始端越相近，信号完整性越好。
数字信号完整性就是研究信号在传输过程中的保真度问题。阻抗匹配指通过调整输入阻抗和输出阻抗来使得电子器件满足一定条件，通常该条件是使得系统传输功率最大或者使得信号反射最小。例如，再无线传输系统中需要匹配射频发射设备和接受天线的阻抗以此来实现传输功率最大化。
所以我们在做高速信号设计时会加上端接电阻只来减少反射。
问题：请问如何用矢量网络分析仪来测量射频输出电路的阻抗，做阻抗分析，如何做阻抗匹配?
答案：您可以通过测量该电路的反射S参数并通过史密斯原图显示其阻抗特性，设计阻抗匹配电路不是我们的专长。在您设计好阻抗匹配电路后，可以通过网络分析仪里的Port Matching功能模拟加上阻抗匹配电路之后的结果。
扫描二维码,推荐阅读最新应用指南: 矢量网络分析的基本原理
本应用指南探讨了矢量网络分析的基本原理。讨论范围包括常用的参数（S参数），另外还回顾了传输线和史密斯圆图等射频基础知识。
什么是串扰?
串扰是一种失真，主要来自与数据码型无关的幅度干扰。由于耦合效应，一个干净的信号（我们称为“受扰信号”）可能受到“干扰”信号的串扰影响。干扰信号会使得受扰信号发生变形，并让受扰信号的眼图闭合。工程师希望信号是串扰极小或完全没有串扰的干净信号，如此才能获得张开的眼图，并进行准确无误的数据传输。如果受扰信号中存在串扰，那么这种干扰会导致眼图闭合，从而使得设计裕量变得很小甚至测量结果错误（如下图）。串扰还会降低受扰信号的垂直幅度和水平抖动性能，导致通信链路中的互操作性问题愈发严重。
串扰是怎么产生的？
随着技术的飞速发展，电子产品的而尺寸越来越小，数据的传输速度却越来越高。普通消费类电子产品的PCB电路板很多至少是四层、六层甚至更多层。当信号沿传输线传播时，信号路径和返回路径之间将产生电力线，围绕在信号路径周围就会产生非常丰富的电磁场。这些延伸出去的场也称为边缘场，边缘场将会通过互容与互感转化为另一条传输线上的能量。而串扰的本质，其实就是传输线之间的互容与互感。
串扰可以分成两部分，一部分与信号传输方向相同，传至接收端方向，我们把它叫做远端串扰或者前向串扰。另一部分与信号传输方向相反，传至发送端方向，我们把它叫做近端串扰或者后向串扰。
近端串扰和远端串扰是由传输线的物理结构而决定的，显然在信号的传递过程中近端会首先受到干扰，并且持续的时间比较长，达到传输线的2倍；远端串扰需要经过一段传输线的延时之后才会受到干扰。下图是我们通过仿真获得的近端串扰和远端串扰的波形图。
串扰与哪些因素有关？
影响串扰的设计因素主要有以下几个方面：
线间距：信号路径之间的距离越近，串扰越明显，随着线间距的增大，无论是近端还是远端串扰都将减小，当线间距大于等于线宽的3倍时串扰已经很小。三倍线宽是工程师们信心的来源，在三倍线宽条件下，串扰基本可以忽略。
信号变化程度：信号瞬间变化会带来明显磁场效应。信号的上升沿/下降沿越陡峭，串扰越明显。
介质层厚度：这里的介质厚度是指信号到参考层距离。介质层厚度的变化会导致串扰的变化。一般情况下，介质层厚度越小，串扰越小。
PCB设计时，如何减小串扰？
从串扰的概念就可以看出，不管怎么样，串扰是无法消除的。综上所述，我们可以看到串扰不仅会引入噪声，还会影响到信号时序。所以很多工程师在进行高速电路PCB设计时，都会非常重视对串扰问题的处理。结合是德科技案例对比以及一些工程经验，我們对于如何减少串扰可以给出一些基本结论：
• 尽量减短传输线之间的耦合长度，尽量保证在耦合饱和长度之内。
• 尽量增加传输线之间的耦合距离，能保证3H（H表示传输线到参考层的距离）的规则更好。
• 在满足信号完整性的前提下，尽量使信号的边沿时间不要过于陡峭，减缓上升的速度。
• 在PCB设计中，对于耦合长度比较长的高速传输线，尽量布到内层的带状线层，可以大大地减少远端串扰。当耦合距离比较短时，可以布线到微带线层，这样可以减少过孔带来的影响。
• 在满足工艺要求的情况下，信号层尽量靠近参考层。
• 在PCB设计中，当相邻层都是信号层时，布线尽量避免相邻层平行布线。最好做到垂直布线，使串扰最小化。
• 尽量要满足传输链路的阻抗匹配。
• 在空间足够大的情况下，可以考虑给高速信号线加屏蔽地，屏蔽地上要有适当的地孔。
• 高速传输线尽量不要布到PCB板的边缘，最好保证达到信号到参考层的距离的20H以上。
是德科技的PathWave ADS仿真软件，可以轻松仿真PCB串扰，结合是德科技的网络分析仪和PLTS软件进行串扰的测试，可以完成从概念设计、仿真、原型机设计、验证到生产制造和部署的全流程管理，从而加速产品开发流程。
随着开关切换速度和信号斜率的升高以及器件上有源针脚数目的增加，电源中产生了更多的开关切换噪声。同时，电路也变得越来越容易受到电源噪声的影响。单位间隔的减小意味着时间裕量缩小。信号幅度的降低则导致噪声裕量变小。面对所有工程设计问题，工程师们必须了解它们产生的原因并获得精确的测量数据，才能分析和解决这些问题。
洞察电源的 “ 噪声 ”- 电源中没有任何噪声是最理想的情况。如何才能实现这一目标？
除了不可避免的热过程 ( 这通常不是主要的噪声来源 ) 会产生简单的高斯噪声之外，电源上的几 乎所有噪声都来自两个源头中的一个。电源的开关切换会产生多余的噪声，这种噪声通常出现在开关切换频率的谐波上或与开关切换 频率一致。此外，当选通和输出引脚驱动器进行切换时，这个动作将对电源产生瞬态电流需求。在大多数 数字电路中，这通常是最主要的噪声来源。尽管这些开关切换动作是随机发生的，但都趋向于 接近系统时钟。如果我们把这些噪声的影响视为叠加在电源输出上的“信号”而不是当成“噪声”，那么可以 大大简化分析过程并实现更深入的分析。
4. EMI电磁干扰
在我们的日常环境中，充斥着各种频率、强度的电磁波，当这些能量影响到电路上的敏感信号时，就产生了不良的电磁干扰影响。有许多形式的EMI电磁干扰会影响电路并阻止它们以预期的方式工作，这种EMI或射频干扰，它还可以具有各种特性，这取决于其来源和引起干扰的机构的性质。
EMC是什么? - EMC指电磁兼容， 包含EMI和EMS
EMI是什么? - EMI指电磁干扰= 电子设备无意间泄露的电磁能量
EMI测试案例 -利用限制线快速判断：EMI辐射是否超标
扫描二维码,推荐阅读最新应用指南: 如何用加速的时域扫描功能提高 EMC测试效率？
如何进行电磁干扰EMI测试?
在信号完整性中，重点是确保传输的逻辑1在接收器中看起来就像 1(对0同样如此)。在电源完整性中，重点是确保为驱动器和接收器提供足够的电流以发送和接收1和0。因此，电源完整性可能会被认为是信号完整性的一个组成部分。实际上，它们都是关于数字电路正确模拟操作的分析。
电源完整性分析
分析电源完整性需要进行多项测量，例如配电网络（PDN）阻抗、电源完整性、电源排序、电源抑制比（PSRR）和控制环路响应。器件设计人员面临着一大挑战――如何通过由无源元器件和互连组件构成的 PDN 为汽车、医疗设备和物联网设备等用电设备提供清洁电力。良好设计的 PDN 可以在从直流到开关电流带宽的范围内保持稳定的电压。它有助于降低功耗和开关噪声，减少电源引起的抖动以及 EMI 问题。
设计工程师需要使用实时示波器和电源探头来同时测量多个电源，并详细观察信号的交流偏置。高灵敏度电流探头可以在高灵敏度和衰减模式之间切换，灵活地进行电池功耗分析，而软件可以分析电源噪声的来源和影响。在多种温度条件下进行测量，有助于发现在极端温度条件下的性能问题。
解决电源完整性挑战，需要采用本底噪声较低的测量解决方案，帮助您加速完成电子器件的调试和表征。是德科技电源完整性分析解决方案配备了精密型 Keysight MXR 系列实时示波器（本底噪声较低，适合进行电源分析）、专用是德科技电源探头、高灵敏度电流探头和是德科技电源完整性分析软件。我们的电源完整性分析解决方案可以帮助工程师验证向器件和电路输入的电力是否纯净，确保其产品不会遇到完整性问题。
是德科技 www.keysight.com.cn
