开场
专场1：架构性能和优化
Michael J. Klaiber
深度学习和系统模拟硬件研发工程师
博世
1:30 a.m. - 2:00 a.m.
使用Platform Architect Ultra和TVM对AI系统进行端到端性能评估
AI系统的性能受神经网络，硬件和编译器的影响。我们将演示涵盖了使用Platform Architect Ultra进行仿真的所有三个方面的概念验证的端到端方法。一个硬件加速器的模型执行用于Radar分类的神经网络，然后TVM编译器将其转换为任务图。这使算法设计者，编译器专家和硬件设计师可以共同评估和优化性能。
Xiaotao Chen
资深主工程师
恩智浦
2:00 a.m. - 2:30 a.m.
使用Platform Architect对NxG SoC进行性能分析-从简单统计到描述统计
随着汽车软件，安全性和安全性要求的日益复杂，NxG SoC面临着复杂性和不确定性的双重挑战，更多的是在系统级别而不是IP级别。ESL性能验证和确认比以前更加重要，而不仅仅是RTL之前的一阶分析。为了实现我们的ESL性能验证目标，我们对最复杂的SoC之一采用了Platform Architect工具链方法。除了传统的KPI的延迟，吞吐量，利用率，出色的比率外，我们还使用描述性统计信息来处理不确定性挑战，以实现更好的覆盖范围和准确性。尽管简单的统计信息为已知的未知数提供了答案，但是Platform Architect结果的非参数分析却发现了潜在的瓶颈和隐藏模式（未知的未知数）。我们将展示这种方法，以及我们如何在参考平台和示例结果的速度和准确性之间进行权衡，以及未来项目的新增强功能。
Ryuei Washida
解决方案架构师
NSITEXE
2:30 a.m. - 3:00 a.m.
应用于DFP（数据流处理器）的虚拟原型工具链 (Data Flow Processor)
NSITEXE提供的DFP是一种高效的MIMD（多指令流，多数据流）处理器，具有4个多线程标量核和一个共享矢量处理单元。为了充分利用DFP功能，目标应用程序需要提供足够的线程级和数据级并行性。首先，我们将展示使用Platform Architect Ultra进行早期性能评估的流程，分析应用程序中矢量化和多线程的潜力及其与DFP硬件资源的映射。第二部分将介绍基于Virtualizer和ASIP Designer的早期软件开发环境。此DFP虚拟样机可以进行应用程序开发，优化以及与主机CPU和外围设备的集成。
Tim Kogel
虚拟原型技术主工程师
新思科技
3:00 a.m. - 3:30 a.m.
AI SoC架构的系统级功耗和性能优化
机器学习算法，编译器和体系结构发展迅速，为提高AI应用程序的功能和性能效率提供了许多机会。在这个竞争激烈的环境中，需要进行架构建模以优化IP和SoC级别的配置替代方案，以快速获得竞争性解决方案。我们将以新思科技DesignWare嵌入式视觉子系统为例，讨论可用的工具和模型，以加速AI SoC架构的早期分析和优化。
专场2：早期软件开发和测试
Praveen Wadikar
主要架构师
Nvidia
1:30 a.m. - 2:00 a.m.
虚拟原型在高级软件开发中的使用
在过去的几年中，虚拟原型在软件开发中的使用一直稳定增长。这为更高级的用例铺平了道路，如现实世界的连通性和对ISO 26262（汽车软件安全）标准的准备。该演讲将分享Nvidia在为现实世界连接开发PCIe软件方面的经验。我们将预览新思科技VDK构建的pre-silicon平台如何在回归中使用，以及即使在硅片可用之后，这些平台也可以派上用场。最后，该演讲将重点介绍开发用于虚拟原型的模型时需要考虑的方面。
Phoenix Yuan
技术项目指挥
Tantalus
2:00 a.m. - 2:30 a.m.
使用虚拟原型更快地开发ASIC工程样本
工程样品（ES）的到来是ASIC项目中的一个重要拐点。此时，一个痛苦的三盲过程开始了，试图在新芯片和新板上使用未经验证的软件。这通常会导致无法预测的项目延迟，可以通过将软件开发工作预加载到ES之前的阶段来最大程度地减少延迟。为此，新思科技VDK（虚拟原型）技术为基于仿真的ES前测试带来了新的机遇。通过将VDK集成到ASIC设计和验证过程中，我们成功地推出了一个新的ES SoC系统，可以在四天内运行Linux。此演示展示了完成此壮举所需的步骤。
Simone Longo
虚拟模型&环境工作组组长Punch
2:30 a.m. - 3:00 a.m.
基于虚拟原型的回归测试解决方案
嵌入式软件的复杂性在汽车领域持续增长。先进的功能，连接性和主动安全性是现代车辆架构的关键特征。因此，所有相关的测试活动在软件开发过程中都扮演着重要的核心角色。由于必须在早期阶段进行测试以在生产发布之前发现问题，因此对于目标嵌入式控制器和硬件在环（HIL）基准而言，这通常对硬件资源可用性的影响不可忽略，以及相关费用。为了在这一具有挑战性的竞赛中有效而高效地在PUNCH上，我们在持续集成/连续交付（CI / CD）之上引入了虚拟硬件原型技术作为一项创新技术，以最大化不同级别的测试能力。在开发阶段，此解决方案通过使用虚拟原型复制真实的测试环境，帮助在单元测试级和系统集成级同时发现问题。这增加了测试平台的数量，并以半/全自动方式改善了相关的可用性（HA）和稳定性。由于基于虚拟节点网格的高效并行化，因此所提出的解决方案具有很高的可扩展性。改进的软件质量，节省的成本以及缩短的上市时间，采用这种方法后， 我们在这三项指标上取得了切实成果。
Daniel Owens
产品管理总监
Arm
3:00 a.m. - 3:30 a.m.
基于Arm的虚拟原型可加速软件开发和验证
您将了解Arm Fast Models的新功能以及最新的Arm模型如何与新思科技 Virtualizer，ZeBu和VCS一起支持前沿软件开发和验证。我们将涵盖对最新Armv8-A安全扩展和Arm神经网络处理器的虚拟平台支持，通过新的Iris调试接口增强的调试体验，扩展对最新Arm处理器的开源软件支持，以及混合技术如何加快IP验证流程。
//////////
