随着芯片复杂度的日益提升，如何确保芯片设计的正确性和高效性成为了行业面临的关键挑战。VC SpyGlass作为一款先进的静态验证工具，在设计早期阶段能够帮助快速发现潜在的设计缺陷，提高芯片质量，降低开发成本。而Timing Constraints Manager（TCM）则在时序约束SDC的生成、管理和验证方面发挥着核心作用，确保芯片在各种工作条件下时序约束的正确性。我们荣幸地邀请您参加Static SIG线下技术研讨会。本次研讨会将聚焦于VC SpyGlass和Timing Constraints Manager（TCM）的前沿技术，为您带来深度的技术解析和丰富的实践经验分享，相信您的现场参与互动也必将为此次活动增添更多的智慧火花。
活动亮点
专家演讲和案例分享：邀请行业内资深的技术专家，他们将深入剖析VC SpyGlass和TCM的高阶技术在关键项目的应用，结合真实案例让您全面了解在芯片设计流程中的应用技巧和解决的痛点问题。
前沿技术探讨与趋势展望：新思科技的资深应用工程师将对VC SpyGlass的最新技术发展趋势进行讲解，让您提前了解静态技术领域的未来走向，为您的技术研发提供前瞻性的指导。
活动议程
10:00-11:35 主题演讲
10:00-10:05
欢迎致辞
卢水玲 新思科技南方区设计和验证技术经理
10:05-10:50
VC SpyGlass CDC Hybrid Flow在以太网交换芯片的落地与应用
商思航 中兴微电子IC验证经理
10:50-11:35
TCM助力GMAC IP SDC高效准确地Promotion到子系统层次
尹仁超 进迭时空SoC设计经理
11:35-15:00 午餐
13:00-16:50 主题演讲
13:00-13:30
使用新思科技跨技术域VC Spyglass IDC流程高效审查寄存器综合优化问题
谢东辉 新思科技资深应用工程师
13:30-14:15
使用VC SpyGlass连接性检查流程提早发现设计的连接性问题
李爵宏 豪威科技ASIC设计工程师
14:15-15:00
TCM一键实现Instance Based ETM SDC以及Top层次化SDC 和Demotion SDC的生成
肖松松 蔚来芯片研发工程师
15:00-15:20 茶歇
15:20-16:05
VC SpyGlass Smart Netlist Flow在芯片CDC Signoff中的应用
陈家堉 黑芝麻智能科技有限公司IC设计工程师
16:05-16:50
利用VC SpyGlass Cycle Aware技术提高Reset Domain Crossing的签核质量和效率
李滕明阳 新思科技数字前端设计静态技术应用工程师
16:50-17:00 调查问卷环节
参会方式
（一）时间
2024年11月29日周五上午10:00
（二）地点
新思科技上海办公室：上海市杨浦区惠民路10幢387号光大安石中心1号楼裙楼新思科技5楼会议室
（三）报名方式
*本研讨会为邀请制。请务必使用公司邮箱报名。
*本研讨会为免费活动，但由于场地有限，我们将按照报名顺序确定参会人员名单。若报名额满新思科技将提前关闭报名。请您尽快报名，以免错过此次难得的技术盛宴。
我们衷心期待您的莅临，相信本次VC SpyGlass和TCM技术研讨会将为您带来丰富的知识和宝贵的交流机会。让我们携手共进，共同探索集成电路设计与验证技术的新未来！
