背景：双非本+西电硕+器件转验证
第一次接触数字验证是在研一路桑的SystemVerilog系统验证技术这门课，后来了解到课题组的师兄师姐们很多都器件转验证，于是我在研二下学期开始规划数字验证的学习。对当时的我来说双非本+非科班，属于buff叠满的状态，现在回想还是会后怕。不可避免地，在第一步简历初筛的时候，至少95%本科双非的学生会直接淘汰，这部分学生就包括我，整个提前批过程中我没有收到一份面试，甚至在整个秋招过程中也只接到了5~6个公司的面试邀请，可以说是相当凄凉了。必须承认的是，我能在九月底就找到工作，运气占很大一部分的原因。选择大于一切！对于像我这样的双非本非科班学生，努力可能都没有被看见的机会。
简历
时刻做好准备，这个准备我认为主要是针对简历而言的。简历上的项目最少得写两个，至少得有一个特别一点的，最好能参加集创赛、创芯大赛这种比赛，在面试中回答起来会更得心应手一些。我把每个项目都总结过好几遍，在word上面写下来，框架结构、关键代码（我认为面试官可能感兴趣的）、项目中涉及的八股等。 宣讲会
我个人认为提前批的宣讲会对大多数人没有太大用处，虽然线下也会收取简历，但很多公司也会要求网申，会很浪费时间，特意去参加的必要性不高。但是九月份集中的宣讲会尽量还是去参加，线上投递的简历太多，企业来不及处理，优先会安排线下笔试、面试，流程甚至会比一般网申的同学快一个月。 笔试面试
线下的笔试，其实做几场就能发现这些企业关注的题比较类似：同步时序、异步时序的区别、fork...join对比、异步FIFO、时钟域同步等知识点，这些反复复盘准没问题。 关于面试的经验，我可能没多少，但其实说到底就是项目，据我向身边的同学了解，提前批的面试时间都比较短，普遍在30分钟左右，甚至有的不足20分钟。我认为面试有两个比较重要的点：一是面试的时候足够自信，将自己的项目介绍给面试官，面试通过的机会就说大大提高；二是对项目足够了解，不同企业的面试官会对项目不同的地方感兴趣，有的面试官甚至要求我将项目某一部分的代码写出来，有的会要求按部分结合结构框图讲解。所以，项目一定自己敲代码，自己debug!!
