技术前沿：从晶圆级封装到面板级封装

BOE知识酷 2024-10-08 17:58 2001浏览 0评论 1点赞

下载：硅基/SiC/GaN 全技术图谱 直播：降噪与声品质提升关键技术解析和仿真流程

知识酷Pro 👆

学显示行业知识

找小酷！

第1712篇推文

随着全球范围内的芯片短缺问题日益严重和地缘政治局势日益紧张，先进封装技术在集成电路封装市场中的地位变得越来越重要。2022年，先进封装市场已经占据了整个集成电路封装市场的48%，并且这个市场份额还在稳步增长。作为后摩尔时代提升芯片性能的关键，先进封装技术的格局正在发生深刻的变化，这可能会给长久以来形成的封装价值链带来一定的风险和挑战。

根据封装技术的不同，Sowotech可以将先进封装主要分为两大类：基于XY平面延伸的先进封装技术和基于Z轴延伸的先进封装技术。在Chiplet级封装中还将其细分为晶圆级封装(WLP)和面板级封装(PLP)。

FOPLP技术是FOWLP技术的延伸，它在更大的方形载板上进行Fan-Out制程，因此被称为FOPLP封装技术。与FOWLP工艺类似，FOPLP技术可以将封装的前后段制程整合在一起，使其成为一次封装制程，从而可以大幅度降低生产和材料的各项成本。

在新兴应用场景的消费支撑下，FOPLP技术因兼具大产能及成本优势，是功率半导体、传感器、通信等车规级/芯片生产的最佳解决方案。电动车持续带动国产车规级芯片市场需求，将促进板级封装技术同步发展。

消费者对电子产品的高便携性和多功能化追求，以及市场对AIoT、5G和智能驾驶IC结构紧凑、性能更好且更具成本效益的需要，导致了先进封装技术的繁荣。过去数年，扇出型封装是成长最为快速的先进封装技术，扇出面板级封装(FOPLP)是晶圆级扇出封装的延伸，正在成为占领有具体需求的新兴市场。

扇出面板级封装（FOPLP）是指将半导体芯片重新分布在大面板上而不是使用单独封装的先进封装技术。FOPLP能够将多个芯片、无源元件和互连集成在一个封装内，与传统封装方法相比，该技术提供了更大的灵活性、可扩展性和成本效益。

图源：Nepes

晶圆级封装(WaferLevelPackaging)简介

晶圆级封装(WLP，WaferLevelPackage)的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(singulation)制成单颗组件。而重新分配(redistribution)与凸块(bumping)技术为其I/O绕线的一般选择。WLP封装具有较小封装尺寸(CSP)与较佳电性表现的优势，目前多用于消费性IC的封装应用(轻薄短小)。

常见的WLP封装绕线方式如下：

1、Redistribution(Thinfilm)

2、EncapsulatedGlasssubstrate

3、Goldstud/Copperpos

4、FlexTape等

此外，传统的WLP封装多采用Fan-in型态，但是伴随IC信号输出pin数目增加，对ballpitch的要求趋于严格，加上部分组件对于封装后尺寸以及信号输出脚位位置的调整需求，因此变化衍生出Fan-out与Fan-in+Fan-out等各式新型WLP封装型态，其制程概念甚至跳脱传统WLP封装。

在传统晶圆封装中，是将成品晶圆切割成单个芯片，然后再进行黏合封装。晶圆级封装(WLP)，顾名思义，就是在芯片还在晶圆上的时候就对芯片进行封装:保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。

用烘培作类比，传统封装就像给单独的纸杯蛋糕涂上糖霜，而WLP则像给整块蛋糕涂上糖霜并切成块。由于没有在侧边涂上WLP，因此封装后的芯片尺寸较小（与芯片本身的大小大致相同），这是智能手机等对占地面积敏感的设备的一个重要考虑因素。其他优点包括流线型的制造和在切割前测试芯片功能的能力。

Fan-Out扇出型封装的兴起

扇出（Fan-Out）的概念是相对于扇入（Fan-In）而言的，两者都遵循类似的制程。当芯片被加工切割完毕之后，会放置在基于环氧树脂模制化合物的晶圆上，这被称为重构晶圆。然后,在模制化合物上形成再分布层（RDL）。RDL是金属铜连接走线，将封装各个部分进行电气连接。最后，重构晶圆上的单个封装就会被切割。

两者最大的差异就来自于RDL布线。在扇入型封装中，RDL向内布线，而在扇出型封装中，RDL既可向内又可向外布线。其结果就是，扇入型封装最大只能容许约200个I/O，而Fan-Out扇出型封装可以实现更多的I/O。

FOWLP封装技术

根据摩尔定律(Moore'sLaw)：积体电路上可容纳的晶体数目，约两年（18个月）增加一倍。然而，自2013年开始，此发展就有趋缓的现象，半导体产业制程成本与风险逐渐提高，该如何延续、超越摩尔定律，成为业界艰难的挑战。而FOWLP有十年以上的发展历史，技术已臻成熟，成为备受讨论的选项之一。

FOWLP技术应用在无线通讯装置、汽车，以及智能型手机等多元领域，能因应高阶芯片所需要的I/O高密度需求，又不用使用IC基板，降低封装厚度，因此吸引台积电等半导体大厂投入研发推广。2017年市场规模约2亿美元，预计2018年将成长至4亿美元。

FOWLP技术原为德国InfineonTechnologies所开发，FOWLP最大的特点在于，在尺寸相同的芯片下让重分布层范围更广，芯片脚数更多，单芯片可以整合更多功能，并达到无载板封装、薄型化以及低成本等优点。然而一开始因良率未达期望，因此并未普及，但各大企业仍不放弃，自行改良优化，应用于手机等领域。如台积电以此技术为基础，开发扇出型晶圆级封装，生产苹果iPhone7/7Plus手机所需要的A10处理器。

半导体制造厂若能适当使用FOWLP封装技术，可将前后段制程整合于直径300毫米（mm）晶圆上的硅裸晶（SiliconeDie），大幅降低生产成本。而且，无论是印刷载板、液晶面板用的玻璃载板都适用此技术。

扇出型板级封装FOPLP

扇出型封装一般是指，晶圆级/面板级封装情境下，封装面积与die不一样，且不需要基板的封装，也就是我们常说的FOWLP/FOPLP。扇出型封装的核心要素就是芯片上的RDL重布线层（可参考下面图表说明），通过RDL替代了传统封装下基板传输信号的作用，使得扇出型封装可以不需要基板而且芯片成品的高度会更低，所以扇出型封装的发明初衷其实是降低成本，而且由于扇出型封装在封装面积上没有扇入那么多限制，整个封装设计也会变得更加灵活和“自由”。因此扇出封装最先在一些小面积、低性能的领域被推广开来。

随着扇出型封装技术自身的发展，越来越多人认识到这个技术不应该只用于低成本低性能领域，它有巨大的潜力，在行业公司不断努力的推动下，扇出型封装今天已经成为了先进封装技术的代表之一，已经可以被广泛用于高性能领域。

经过多年的发展和沉淀，半导体芯片IC封装技术已经越来越成熟，如今已有数百种封装类型。而在这数百种封装类型中，扇出型封装日益火热起来，其更被认为是延续和超越摩尔定律的关键技术方案。

CoreFO，HDFO，UHDFO在I/O以及RDLL/S对比

扇入型封装和扇出型封装区别

谈到扇出型（Fan-Out）封装，必然会联系到扇入型（Fan-In）封装。扇入型（Fan-In）封装工艺流程大致描述为，整片晶圆芯片进行封装测试，之后再切割成单颗芯片，封装尺寸与芯片尺寸大小相同。

常见的Fan-In（WLCSP）通常可以分为BOP（BumpOnPad）和RDL（Redistribution Layer）。BOP封装结构简单，Bump直接生长在Alpad上；如果Bump位置远离Alpad，则需要通过RDL将Alpad与Bump相连。

随着I/O数量的增加，芯片尺寸无法容纳所有I/O时，扇出型封装由此衍生而来。扇出型封装基于重组技术，芯片被切割完毕后，将芯片重新嵌埋到重组载板（8寸，12寸wafercarrier或者600mmX580mm等大尺寸面板），按照与扇入型封装工艺类似的步骤进行封装测试，然后将重组载板切割为单颗芯片，芯片外的区域为Fan-Out区域，允许将球放在芯片区域外。

扇入型封装和扇出型封装区别两者最大的差异为RDL布线，在扇入型封装中，RDL向内布线，而在扇出型封装中，RDL既可向内又可向外布线，所以扇出型封装可以实现更多的I/O。

扇出型封装

扇出型封装目前存在两大技术分支，即扇出型晶圆级封装（FOWLP）以及扇出型面板级封装（FOPLP）。

FOWLP封装2009年量产，但彼时只应用于手机基带芯片。真正转折点是2016年，iPhone7系列A10处理器采用TSMC基于FOWLP开发的集成扇出型芯片堆叠（Integrated Fan-Out Package on Package,InFO-PoP）封装，此后扇出型（Fan-Out）封装成为热点，各大手机OEM厂商争相追求HDFO(High-DensityFan-Out)封装。

FOWLP与FOPLP工艺对比

iPhone7系列A10处理器InFO-PoP

扇出型封装技术演进

FOWLP封装技术

FOWLP封装技术主要分为Chipfirst以及Chiplast，而Chipfirst可再分为Diefaceup（如DecaTechnologiesM-Series封装）以及Diefacedown（RCP以及eWLB封装等），Chiplast形式又被称为RDLfirst，大致封装流程可参考下图：

➤Chipfirst,diefacedown封装技术

飞思卡尔于2006年左右推出重分布封装（Recons TItuted Chip Package:RCP），英飞凌于2007年左右推出嵌入式晶圆级BGA（Embedded Wafer Level BGA:eWLB）。

RCP与eWLB均为Chipfirst，diefacedown封装，工艺流程类似，与eWLB不同的是，RCP包括一个铜框架层，有助于改善wafermolding过程中芯片偏移，另外可提供电磁屏蔽和散热。

日月光自研的FOCos（Fan-Out Chipon Substrate）封装同样支持Chipfirst,diefacedown封装技术。

FOCos-CF封装

➤Chipfirst,diefaceup封装技术

M-Series封装技术由DecaTechnologies提出，TSMC于2016年推出的InFO封装，同样采用Chipfirst,diefaceup封装技术。

Chipfirst,diefaceup主要优点：

（1）芯片背面贴DAF重组，贴装后偏移较小；

（2）芯片背面贴装，避免了Chipfirst,facedown情况下芯片边缘由切割引入的不平整贴装问题；

（3）更加平坦化，Wafermolding后进行Grinding研磨动作，消除了从芯片表面到Moldingcompound表面的不平整性。

➤Chiplast(orRDLfirst),diefacedown封装形式

2006年左右由NEC Electronics Corporation提出，Amkor于2015年推出的SWIFT（Silicon Wafer Integrated Fan-Out Technology）封装采用RDLfirst技术，RDL线宽线距能力≤2um，μbumppitch40um，SWIFT封装可实现多芯片集成的3DPOP封装以及无需TSV（TSV-Less）具有成本优势的HDFO高密度扇出型封装，适用于高性能CPU/GPU，FPGA，MobileAP以及MobileBB等。

日月光自研的FOCos（Fan-Out Chipon Substrate）封装同样支持Chiplast,diefacedown封装技术。

Chiplast(orRDLfirst),diefacedown主要优点：

（1）芯片只会在合格的RDL上倒装芯片，可避免芯片损失，适用于高价格的高端芯片；

（2）芯片通过倒装方式直接与RDL连接，消除了芯片偏移问题；

（3）超细RDL线宽线距实现HDFO，RDL线宽线距能力≤2um。

RDL制作方式可分为3种：第一种方式是通过PECVD制作SiO2或者SiN介电层以及Cu大马士革方法制作RDL，RDL线宽线距能力≤2um；第二种方式是通过Polyimide制作介电层以及电镀铜制作RDL，RDL线宽线距能力＞2um；第三种方式结合了前两种方式，又称为HybridRDL。

➤支持FOWLP封装技术主流公司

目前业内主流封装厂以及TSMC都基于不同的技术特点开发出各自的FOWLP技术，如下图所示。艾为基于自身产品的特点以及封装厂的技术优势，很早就已经开始关注FOWLP技术，并已经开始在一些产品上采用部分封装厂的FOWLP技术，艾为目前采用FOWLP封装技术的产品主要应用在电压转换器、音频功率放大器、负载开关等。

FOPLP封装技术

FOPLP封装流程与FOWLP类似，IC载板由8寸/12寸wafercarrier转换为大尺寸面板，以610mmX457mm尺寸面板为例，面积为12寸wafercarrier的3.9倍，单片产出数量为FOWLP的3.9倍，成本优势较大。

FOPLP封装技术的发展保持着高度的关注，目前也已经开始在部分产品上尝试FOPLP技术，在不久的将来也会推出基于FOPLP封装技术的产品。

扇出型（Fan-Out）封装等先进封装成为延续摩尔定律的关键封装技术，也为Chiplet技术提供了很好的基础，可实现芯片体积微小化以及多芯片高密度集成，扇出型（Fan-Out）封装关键挑战点在于更小的微凸块间距（μbumppitch:40um-30um-20um-10um），新型键合方式（TCB & NCP,TCB & NCF,Hybrid Bonding等），以及更大的互连密度（RDLL/S:2/2um-1/1um-0.5/0.5um）。

PLP板面级封装

下一阶段的先进封装技术发展，期望藉由更大面积的生产，进一步降低生产成本的想法下，技术重点在于载具由晶圆转向方型载具，如玻璃面板或PCB板等…，如此一来可大幅提升面积使用率及产能，FOPLP成为备受瞩目的新兴技术，可望进而提高生产效率及降低成本。

随着人工智能(AI)、物联网(IoT)和5G的兴起，带动了大量的IC芯片需求，而许多应用所需的Sensor感测器IC对于线宽/线距要求较低，加上终端产品芯片同质、异质整合需求提升，使得扇出型持续朝多芯片大封装尺寸迈进，而扇出型晶圆级工艺面积使用率较低(晶圆面积使用率95%)，在加速生产周期及降低成本考虑下，封装技术开发方向已由FOWLP转向可在比300毫米晶圆更大面积的面板(方形面积的载具)上进行的FOPLP。目前分为两大技术：(1)采用FPD制程设备为基础。(2)采用PCB载板制程为基础。期望藉由FOPLP的技术研发，带来更高的生产效益及成本竞争力。