收藏|芯片设计中signoff是什么意思

启芯硬件 2024-10-06 00:00

【应用手册】TI 全新MCU及C29内核的电动汽车应用方案 如何增强能源基础设施的实时控制？

signoff 指的是在设计流程的不同阶段对芯片进行确认和批准。通常，signoff 涉及到多个阶段和多个方面的确认，以确保设计在满足规格要求的情况下能够正常工作，并且符合预期的性能指标。

1-signoff原意

Sign off - 正式完成并宣布项目结束

举例: After we sign off the project, we can take the whole team out to celebrate.

it means to sign your name on a document. Usually 'sign off' is used when something of yours is being given/taken from you.

"sign off the deeds to your house."= you will not own your house anymore.

In the automated design of integrated circuits, signoff (also written as sign-off) checks is the collective name given to a series of verification steps that the design must pass before it can be taped out. This implies an iterative process involving incremental fixes across the board using one or more check types, and then retesting the design. There are two types of sign-off's: front-end sign-off and back-end sign-off. After back-end sign-off, the chip goes to fabrication. After listing out all the features in the specification, the verification engineer will write coverage for those features to identify bugs, and send back the RTL design to the designer. Bugs, or defects, can include issues like missing features (comparing the layout to the specification), errors in design (typo and functional errors), etc. When the coverage reaches a maximum percentage then the verification team will sign it off. By using a methodology like UVM, OVM, or VMM, the verification team develops a reusable environment. Nowadays, UVM is more popular than others.

2-什么是signoff?

在公司中，我们经常会听到这个月底项目要进入signoff阶段。这里的signoff是指芯片tapeout前利用工具做的各种检查。只有这些检查通过了，我们的芯片才有可能顺利流片。

这些检查有的是可以利用工具自动来完成，有的则是需要我们把工具无法自动做的check items整成一个checklist，逐一进行检查校对。

signoff，签发。

Signoff是IC设计中的一个重要的概念，他指的是成功完成IC设计的所有检查的一个标志。在ASCI设计中，有以下两次sign-off。

1. 前仿真（功能仿真）

在设计的电路进入布局布线前应检查其功能是否符合设计要求，这一仿真验证称之为第一次sign-off。

2.后仿真（时序仿真）

设计经过布局布线之后，使用EDA工具进行寄生参数提取，形成精确的post-layout电路网表，对此网表做时序仿真，来检查时序行为是否符合要求，这一过程称之为第二次sign-off。之后就可以进入foundry流片生产了。

Sign-off分析做的是否完整和完备对IC产品的质量是至关重要的，若在这个阶段查找到问题并加以修正要比在生产阶段的花费要低廉很多，所以各个IC公司都非常重视这个过程，EDA厂商也都有自己完整的用来做sign-off的工具集。

比较合适的方式是将sign-off分析集成到IC设计的流程中，与主体的设计工作形成一个迭代，以保证设计的质量。sign-off阶段需要检查的 check-list包含：时序、信号完整性、功耗、IR降、电迁移、寄生参数提取、DRC（设计规则检查）、LVS（版图与电路图一致性检查）、噪声、片上热量分析等。这些项目的检查分析，可以在一个集成的环境中完成，如Virtusos或Customer Designer。有些人把它称为in-house sign-off。

3-后端所说的signoff

是指将设计数据交给芯片制造厂商生产之前，对设计数据进行复检，确认设计数据达到交付标准，这些检查和确认统称为signoff。

具体来说，signoff 可以包括以下几个方面的确认：

1.功能验证：确保芯片的功能符合设计规格和预期，这包括验证所有的功能块、接口和操作模式是否按照设计要求正常工作。

2.时序分析：确保芯片的时序满足设计规格，包括时钟频率、信号延迟、时序约束等方面的分析和确认。

3.功耗分析：对芯片的功耗进行分析和确认，确保在设计工作正常的情况下，功耗满足预期的要求，例如在预算范围内或满足能源效率要求。

4.电气特性确认：确保芯片的电气特性满足要求，包括电压、电流、噪声等方面的分析和确认。

5.物理验证：确保芯片的物理布局满足设计规格和预期，包括布线长度、电路拓扑、布局规则等方面的确认。

在芯片设计的最后阶段，当所有这些方面都得到了确认并且满足了设计要求时，设计团队会进行 signoff，表示设计已经完成并且准备进入生产阶段。这意味着设计已经通过了所有的验证和确认，可以开始生产制造芯片了。签署 signoff 的责任人通常是芯片设计团队的领导或主管，他们对设计的最终结果负有责任，并确保设计达到了预期的质量和性能标准。

4-实际工具

TSMC 2009年就推出可执行的 RTL 推向 GDSII 设计全流程sign off 工具

新流程开发就适用于 65 纳米设计。集成签核流程是一个自动化 RTL 到 GDSII 芯片实施流程，紧密集成了所有特定于流程的项目，包括预审库和 IP、选定的 EDA 工具、生产质量流程、先进设计方法以及 TSMC 代工技术文件，这些项目具有经过数百个应用程序的验证和完善。凭借嵌入式 TSMC 设计知识和签核建议，新流程利用来自多个供应商的预审 EDA 工具集，并利用经过行业验证的 TSMC 参考流程方法。

集成签核流程最初针对 65 纳米工艺节点，并计划扩展到其他工艺技术节点，支持低功耗和可制造性设计 (DFM) 的先进设计技术。它包括用于完整流程自动化和 EDA 工具排队系统支持的可执行脚本。凭借经过验证的库和 IP、合格的 EDA 工具、全套适当的技术文件以及自动化安装脚本，集成签核流程显着缩短了设计团队在开始设计项目之前通常需要设置设计环境和流程的时间。内置的先进设计方法和经过验证的签核脚本进一步缩短了设计周期，并提高了流片质量。

登录阅读全文

