利用晶圆与晶圆之间的直接短键合垂直堆叠芯片，可将信号延迟降低到可忽略不计的水平，从而实现更小、更薄的封装，加快内存/处理器速度，降低功耗。
实现晶圆堆叠和晶粒到晶圆混合键合的竞赛正在进行，现在人们认为这对于堆叠逻辑和存储器、3D NAND 以及可能的 HBM 中的多层 DRAM 堆叠至关重要。垂直堆叠允许芯片制造商将互连间距从铜微凸块的 35 微米提升到 10 微米及以下。
但是，垂直堆叠需要付出代价，这使得芯片制造商不得不想方设法减少晶圆边缘缺陷。这些缺陷严重影响了晶圆上所有芯片的产出能力，而将晶圆粘合在一起的需求又要求 300mm 晶圆具有令人难以置信的平整度和无缺陷性。为了在整个晶圆加工过程中更好地控制晶圆边缘缺陷，以及进行熔接和混合接合，工程师们正在对新的和现有的工艺进行微调。这些工艺包括在晶圆边缘进行湿法和干法蚀刻、化学机械抛光 (CMP)、边缘沉积和边缘修整步骤的交响乐技术。
性能和能效的提升是巨大的。布鲁尔科技公司（Brewer Science）全球业务运营执行总监亚历克斯-史密斯（Alex Smith）说："先进封装开始通过芯片堆叠实现更高的处理速度和能力，使内存与 CPU 和 GPU 更加紧密地结合在一起。“布鲁尔科学公司全球业务运营总监亚历克斯-史密斯说："我们能让电线越短，就越能加快计算速度。
其他人对此表示赞同。“Synopsys 公司产品管理高级总监肯尼思-拉森（Kenneth Larsen）说："你会发现，数据移动仍然是芯片本身成本的一个重要部分，因此，你有几十或几百个周期的内存访问，也许你有两到四个周期来获得你想要的值。“如果我们能让存储器更接近处理器，系统将得到极大的提升。而且，在堆栈上下发送信号，而不是从芯片发送信号到外部存储器再返回的长驱动过程中，可以极大地节省能耗。
目前还在围绕高级包装的特定需求精心设计工艺。例如，Lam Research 及其合作伙伴 CEA-Leti 针对先进封装应用优化了边缘沉积工艺，并于去年推出。在晶圆减薄之前，粘合晶圆上的边缘沉积可以起到加固作用。
“这些结构需要材料来填补边缘的缝隙，因此沉积薄膜起到了支撑层的作用，"Lam Research 公司产品营销总监 Ian Latchford 说。“否则，在 CMP 过程中，器件晶片可能会在边缘开裂，因为边缘的去除速度更快。因此，晶圆上会出现一个称为 CMP 滚降的斜坡，导致晶圆之间形成一个间隙，该间隙会归零。如果没有边缘沉积，在晶片减薄过程中，晶片边缘就会出现裂纹，严重影响成品率。
利用基于人工智能的先进工艺控制（APC）软件，工程师可以改进整个晶圆以及堆叠晶圆内的晶圆间均匀性分析。“我们提供等离子体中心到边缘、薄膜中心到边缘均匀性、平版工艺中心到边缘等的实时 APC，”Tignis 解决方案工程总监 Boyd Finlay 说。“我们还可以分析堆叠在一起的多个晶圆，并按时间、配方、工具、腔室或技术进行切片。
准备进行混合键合的晶圆必须满足关键的工艺规格，以创建高产出的混合键合，例如令人难以置信的平整度（中心到边缘的不均匀度<1纳米）、待键合晶圆上的零颗粒、晶圆/晶圆或芯片/晶圆的异常对齐、<200纳米的芯片放置精度等。边缘缺陷包括颗粒、崩边、划痕、薄膜剥离、晶圆处理造成的损坏，这些缺陷会脱落并成为影响产品产量的缺陷。
CMP 面临的挑战
CMP 最早由 IBM 在 20 世纪 80 年代末为引入大马士革铜互连而开发，它极大地促进了晶圆平面化，并以更薄的外形将更多功能集成到设备中。晶圆平面度、受控边缘滚落和减少颗粒是 CMP 的主要目标。现在，除了将 CMP 用于 BEOL 互连中的浅沟槽隔离、电介质和铜的平面化之外，还对晶片研磨和 CMP 进行了优化，以在键合之后大幅减薄 300 毫米硅晶片背面。
器件晶片的质量还取决于起始硅片的质量。 “TECHCET 市场研究与分析高级总监 Mike Walden 说："多年来，晶圆边缘的加工一直是个问题。“由于边缘以外没有相邻材料，因此会出现不连续性或突变，从而改变这些区域的物理特性。在裸硅片的抛光中，我们已经采取了一些措施来进行补偿，例如使用挡圈。在这种 CMP 中，有一个支撑环将硅片支撑在抛光巢中。晶圆边缘只接触到环的很小一部分，裸硅晶圆边缘基本上被塑造成三个部分--一个锥形、一个更钝的边缘和另一个锥形，与更圆的边缘相比，这被证明是提高 CMP 性能的理想选择。
吞吐量对所有晶片工艺都至关重要。“Walden 说："如果 CMP 进行得太快，就会产生不均匀性，造成机械损伤的可能性就更大。“因此，在最大限度地提高去除率的同时，还要控制均匀性和缺陷率，这两者之间的权衡非常微妙。
CMP 工具供应商（如应用材料公司、荏原科技公司和 Axus Technology 公司）与焊盘和浆料供应商一起，针对每种应用（如 BEOL 互连中的铜 CMP）优化晶圆和晶圆间的均匀性。“Tignis 的 Finlay 说："他们针对目标工艺应用同时设计整个耗材套件（浆料、焊盘、调节盘、P-CMP 清洁器）。“工具还可根据调节臂扫频与垫片寿命和垫片直径进行控制。
化学和机械工程考虑了工具、衬垫和浆料的组合。“您可以控制 CMP 研磨垫的各种特性，包括硬度。粒度、分布和成分极为重要，因为它们在一定程度上决定了整个晶片以及不同晶片之间的去除率，"Walden 说。他补充说，还使用了表面图案工程和优化的焊盘调节技术，以及焊盘表面的实时传感和反馈，这样用户就可以即时调整 CMP 工艺并进行修正。
CMP 和干/湿蚀刻工艺均经过优化，可使用专用工具去除晶片边缘缺陷。
干法和湿法蚀刻
“Lam公司的Latchford说："斜面蚀刻在生产中已经应用了大约15年，通过去除任何不良材料（对晶圆造成损坏的材料或可能从斜面移动到晶圆中心的颗粒缺陷）来提高产量。“客户在整条生产线上实施斜面蚀刻，因为在工艺流程的某些点上会有物质堆积。
蚀刻机经过优化，可以去除晶圆边缘上的任何类型的薄膜，无论是电介质、金属还是有机物。在对斜面进行反应离子蚀刻（RIE）时，晶片由上下板固定，因此只有晶片边缘、斜面和背面边缘暴露在外。
根据客户和具体流程的不同，蚀刻机工艺的使用方式也不同。“有些客户会等到堆积了一层薄膜后，再将其清理到硅表面。Latchford 解释说："其他时候，他们只是尝试去掉一层，比如在 NAND 工艺中用于深度蚀刻的厚碳硬掩膜。这种碳掩膜也是导电的，会在 RIE 室中产生电弧，因此最好将其去除。
“他说："如果工艺流程中有 500 或 800 个步骤，通常会在某些地方堆积薄膜或使表面变得粗糙。“因此，我们通过斜面蚀刻解决了一些潜在的污染问题。
尽管湿法和干法清洗工艺各有所长，但设备制造商通常会选择其中一种工艺进行大批量生产。“ACM Research 首席技术专家萨莉-安-亨利（Sally Ann Henry）说："20 年来，人们一直在尝试清洗边缘缺陷和斜面。“显然，随着技术节点的降低，这个问题变得越来越严重，因为人们希望从晶圆边缘获得更多的优质芯片。目前，我们的边缘排阻为 2 毫米，而客户更希望是 1 毫米，因此晶圆边缘的缺陷变得越来越重要。”
为了在最终研磨/薄化步骤期间和之后成功处理这些薄晶圆，设备晶圆首先要与符合半导体行业原晶圆标准的玻璃晶圆或硅载体晶圆粘合。在键合步骤之前，这些晶片至少要经过一个 CMP 加工步骤、相关的后 CMP、键合前清洁步骤以及键合过程本身。如果这些步骤不符合临界质量要求，则粘合晶片的边缘可能会出现空洞，甚至整个接合面都会出现空洞。
“亨利说："例如，如果你使用的是氮化硅薄膜，由于斜面上的附着力较弱，可能会出现剥离现象。“你可以用 DHF 将其清除。如果是氮化钛 (TiN)，则可能会因热应力而剥落，因此可以用 SC1 将其清除，在清除背面聚合物时也有类似的应用。等离子蚀刻薄膜后，背面边缘会出现聚合物。CMP 后也会出现剥离。你需要去除这些聚合物，以防止剥离部分重新沉积在晶圆正面，造成缺陷并损坏设备。
专用清洁器提供边缘蚀刻。“她说："我们有一个斜面清洁系统，在该系统中，我们将晶圆置于中心位置，然后使用极少量的化学药剂来清洁晶圆边缘，即使用传统化学药剂（SC1、稀释 HF、SPM（硫酸过氧化物混合物）或 HF 和硝酸的混合物）来清洁晶圆外侧 1.05 毫米的部分，具体取决于您要去除的薄膜。“她说："化学药剂是在晶圆旋转时通过一个小喷嘴喷出的，在晶圆顶部使用氮气以高精度控制斜边的清洁。
由于薄晶圆的处理和加工是一项挑战，大多数芯片制造商在加工过程中都会将晶圆临时粘接到玻璃晶圆上作为支撑。“大多数人都是将晶片粘接到玻璃晶片上。在我们的大多数工具中，我们同时清洁晶片的正面和背面，"亨利说。“因此，对于一些非常薄的应用，特别是将晶圆厚度减薄到可能只有 200 微米的应用，客户会使用泰科环固定晶圆，因为弯曲是最大的问题。
目前最先进的技术是使用玻璃晶片载体进行薄晶片的粘合/脱粘，即用有机粘合剂将晶片粘合到玻璃上，然后用激光或紫外线脱粘工艺将其去除。这些工艺与使用集体加工的晶圆到晶圆或晶粒到晶圆工艺兼容。有多种粘合剂可用于高温或低温晶片加工。
“Smith 说："Brewer Science 的专长是薄晶圆处理工艺中的临时粘接和脱粘。“有趣的是，10 年前，如果你对晶片进行脱粘和清洁，然后用显微镜检查，如果没有残留物，你就会说'好了，可以了'。但现在，混合键合技术对清洁度的要求大大提高。史密斯说："因为如果有任何微粒，都有可能成为产量杀手。
干沉积
NAND 器件是 Lam 公司开发斜面沉积技术的第一个关键应用（见图 1 和图 2）。“Latchford 说："斜面沉积系统沉积的是二氧化硅保护层，我们首先开始为 3D NAND 器件进行边缘沉积。“现在已经扩展到其他应用领域。最有趣的用途之一是实现三维封装的粘合晶片应用。沉积可以发生在正面、斜面和/或背面的前几毫米处，厚度从几百埃到几千埃不等。
Lam 公司的系统是在学习其斜面蚀刻工具和其他沉积系统产品线的基础上建立起来的。“我们采用了斜面蚀刻系统中建立的许多关键 IP 和能力，如同类最佳的精确晶圆定心和等离子成型技术，并将其应用到去年推出的边缘沉积系统中。”
目前正在研发的另一项新应用涉及沉积氮化硅薄膜，以控制铜污染。对于现有的应用，Lam 公司的工程师预计每步可提高 0.2% 至 0.5% 的产量。
图 ：斜面沉积系统示意图（左），以及斜面沉积、接合和减薄的工艺流程。资料来源：Lam Research/CEA-Leti
晶片减薄和边缘修整
对用于先进设备的基底硅进行晶圆减薄会产生巨大的应力。“TECHCET 半导体封装和材料高级市场分析师 Shaun Bowers 说："当我们将其减薄时，底层硅会变得越来越薄，因此多种热应力和机械应力会以变形的形式显现出来。“以 NAND 和高级逻辑器件为例，硅已经所剩无几。剩下的都是金属层，所有这些层都会增加应力。
为了了解硅的去除量，我们必须考虑原始晶圆。“沃尔登说："对于 300 毫米硅晶圆来说，一开始的厚度是 775 微米，在完成所有器件加工后，厚度会减薄到 35 到 50 微米。 “特别是当你开始考虑这种内存计算的概念时，你将在非常高性能、高带宽的内存上堆叠逻辑，你有完全不同的器件，这两者之间存在着完全不同的力和应力。
切边工艺是一种湿法工艺，可以去除晶圆外部 1 到 1.5 毫米的部分，可以在粘合前进行，也可以在粘合步骤中进行。“这一点众说纷纭。EV 集团业务发展总监 Thomas Uhrmann 说："但如果你正在进行熔接，每个晶片都会有 CMP 轧差，然后基本上就会有斜面。EV 集团业务开发总监托马斯-乌尔曼说："因此，如果你们粘合在一起，总会有一个区域没有完全填满。基本上会有一个非常非常小的缝隙慢慢变为零。如果现在开始打磨，这个区域就会变得非常脆，因为修边基本上就像一把刀。因此，这种边缘控制和如何管理是目前的热门话题。
其他人对此表示赞同。“Bowers 说："在键合过程中，由于应力的不同，可能会出现两种主要的产量下降。“在芯片到晶圆键合中，芯片边缘的凸起非常容易受到应力的影响。如果不能改变应力曲线，设计人员就必须改变设计规则，将 I/O 拉到芯片中心。例如，在 HBM 的晶圆到晶圆键合中，晶圆边缘的凸起最容易受到应力影响。而且边缘的倒角很难控制，应力可能会放大边缘损伤。人们正在寻找不同的方法来解决这个问题。
晶圆边缘修整是在晶圆到晶圆键合、硅块去除和 CMP 之前进行的。许多传统的 CMP 供应商都提供边缘修整工艺。
结论
晶圆边缘缺陷是制造过程中的一大挑战，目前正在使用 CMP、干式或湿式蚀刻、边缘沉积和晶圆边缘修整等方法来解决这一问题。尽管一些领先的设备制造商正在生产中使用混合键合技术，但它仍然是一种相对不成熟且成本较高的工艺。通过改进和优化专门用于晶圆堆叠的工艺，该行业的更多领域将能够使用这种使能技术。
布鲁尔科学公司的史密斯指出了一种潜在的改进方法。“对于混合键合，你需要将晶圆减薄，然后释放。然后进行芯片到晶片或晶片到晶片的键合。因此，你仍然需要减薄晶圆，首先将其脱胶，然后需要对其进行清洁。在某些机制中，你会希望在晶圆与晶圆之间进行键合，然后再进行减薄，但这还有待观察结果如何。他说："我相信，最终我们将能直接完成这些工作，从而省去一个工艺步骤。
本文译自：Optimizing Wafer Edge Processes For Chip Stacking (semiengineering.com)
