今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十九），以后还会多推出本系列，话不多说，上货。
FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，人数达数万人，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技术微信交流群14群!
交流问题（一）
Q：想找一些fpga的开源项目，应该怎么找，或者说那些开源网站上，我怎么接开源项目，我能做什么？
A：以下是一些寻找 FPGA 开源项目的方法以及你可以参与的方式，仅供参考：
一、寻找开源项目的途径
1. GitHub：
• GitHub 是全球最大的开源代码托管平台，有大量的 FPGA 项目。你可以使用关键词“FPGA”、“Verilog”、“VHDL”加上特定的应用领域（如“图像处理”、“通信”等）进行搜索。
• 例如，搜索“FPGA image processing”可能会找到与 FPGA 图像处理相关的开源项目。
• 浏览相关的 FPGA 组织和开发者的页面，他们可能会发布一些有趣的项目。
2. GitLab：
• 类似于 GitHub，GitLab 也是一个代码托管平台，有不少 FPGA 开源项目。同样可以通过关键词搜索来查找项目。
3. OpenCores：
• 这是一个专注于开源硬件的平台，有很多 FPGA 相关的项目，包括处理器、接口 IP 核等。
• 你可以在其网站上浏览不同类别的项目，找到适合自己的进行研究和学习。
4. 学术资源：
• 一些大学和研究机构会在其网站上发布开源的 FPGA 项目，尤其是在电子工程、计算机科学等相关领域。
• 可以搜索一些知名的高校和研究机构的实验室网站，看看是否有公开的项目。
二、参与开源项目的方式
1. 学习和研究：
• 下载开源项目的代码，仔细阅读文档和代码注释，了解项目的功能和实现方法。
• 通过仿真和硬件测试，深入理解项目的工作原理和性能特点。
• 可以在学习的过程中记录问题和心得，与项目的开发者或其他学习者进行交流和讨论。
2. 贡献代码：
• 如果你发现项目中的 bug 或者有改进的想法，可以提交问题报告（issue）给项目的维护者。
• 如果有能力，可以尝试修复 bug 或者实现新的功能，并提交代码 pull request，等待项目维护者的审核和合并。
• 在提交代码之前，确保遵循项目的贡献指南，包括代码风格、测试要求等。
3. 文档完善：
• 帮助完善项目的文档，包括用户手册、安装指南、开发说明等。
• 清晰的文档可以提高项目的易用性，吸引更多的人参与和使用。
4. 社区交流：
• 参与项目的社区讨论，回答其他用户的问题，分享自己的经验和见解。
• 积极的社区交流可以促进项目的发展，同时也能提升自己的技术水平和影响力。
总之，通过以上方法可以找到丰富的 FPGA 开源项目，并以不同的方式参与其中，不断提升自己的 FPGA 开发能力和经验。
交流问题（二）
Q：关于单片机项目的疑问，有人能解答一下吗?目前大一，自学了51，不能说都会了 ，但还是不想只停留于买的现成的开发版，想自己做一些简单的项目，应该怎么入手呢？电路设计怎么自己搞，还有什么知识要学吗？求推荐路线，各位佬给给意见谢谢谢谢谢谢。
A：对于大一的你来说，有这样的想法以及学习热情非常好。以下是一些入手单片机项目的建议和学习路线：
一、确定项目目标
首先，选择一个简单的项目目标，例如：
1. 制作一个数字时钟，显示时间并具备设置时间的功能。
2. 设计一个温度传感器读取系统，能够实时显示温度值。
3. 制作一个简单的音乐播放器，能够播放几首预设的音乐。
二、学习电路设计基础知识
1. 了解电子元件：
• 学习常见的电子元件，如电阻、电容、电感、二极管、三极管等的基本特性和用途。
• 掌握如何识别元件的参数和规格，以及如何选择合适的元件。
2. 学习电路原理图绘制：
• 掌握使用电路设计软件，如 Altium Designer、Eagle 等绘制电路原理图的方法。
• 了解电路符号和连线的规范，能够正确地绘制出简单的电路原理图。
3. 学习 PCB 设计：
• 了解 PCB（印刷电路板）的制作流程和基本原理。
• 学习使用 PCB 设计软件，如 KiCad、PADS 等设计简单的 PCB 板。
三、学习单片机编程知识
1. 深入学习 51 单片机编程：
• 进一步掌握 51 单片机的内部结构和工作原理。
• 学习使用 C 语言或汇编语言进行单片机编程，掌握常见的编程技巧和算法。
• 学习如何使用单片机的定时器、中断、串口通信等功能模块。
2. 学习其他单片机平台：
• 了解其他常见的单片机平台，如 Arduino、...
等等……
交流问题（三）
Q：使用vivado进行verilog实验，无法进行仿真，如何解决？使用vivado2015.2进行verilog实验，Synthesis通过，Implementation通过，并且在另一台电脑上可以仿真，但在我的win10上报错：
[USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'C:/Users/pc/Desktop/git/verilog/verilog_lab2/lab1_1_1/lab1_1_1.sim/sim_1/behav/elaborate.log' file for more information.
elaborate.log'中的内容如下：
Vivado Simulator 2015.2
Copyright 1986-1999, 2001-2015 Xilinx, Inc. All Rights Reserved.
Running: F:/Xilinx/Vivado/2015.2/bin/unwrapped/win64.o/xelab.exe -wto e3b46c218ecb4412a58f3baab2be3d2e --debug typical --relax --mt 2 -L xil_defaultlib -L unisims_ver -L unimacro_ver -L secureip --snapshot lab1_1_1_tb_behav xil_defaultlib.lab1_1_1_tb xil_defaultlib.glbl -log elaborate.log
Using 2 slave threads.
Starting static elaboration
Completed static elaboration
Starting simulation data flow analysis
Completed simulation data flow analysis
Time Resolution for simulation is 1ps
Compiling module xil_defaultlib.lab1_1_1
Compiling module xil_defaultlib.lab1_1_1_tb
Compiling module xil_defaultlib.glbl
Waiting for 2 sub-compilation(s) to finish...
ERROR: [XSIM 43-3410] Failed to compile one of the generated C files.
Please recompile with "-mt off -v 1" switch to identify which design unit failed.
请问怎么解决？我换装2016还是不行，仍然报错。
A：以下是一些可能的解决方法：
一、检查设计代码
1. 仔细检查你的 Verilog 代码，确保没有语法错误、逻辑错误或不明确的设计。可以使用文本编辑器的语法检查功能或其他 Verilog 代码检查工具来辅助检查。
2. 确认代码中没有使用不被 Vivado 支持的语法或特性。特别是如果你的代码是从其他来源复制或改编的，可能存在一些不兼容的地方。
二、检查库和依赖项
1. 确保你的设计中使用的所有 IP 核、库文件和外部模块都是正确安装和配置的。如果有任何缺失或损坏的库文件，可能会导致仿真失败。
2. 检查设计中的模块引用是否正确，确保所有模块都能被正确找到和链接。
三、清理和重新编译
1. 在 Vivado 中，尝试清理项目并重新编译。可以在“Project Settings”中找到“Clean Project”选项，清理后再进行综合、实现和仿真。
2. 删除项目中的临时文件和生成的目录，然后重新启动 Vivado 并重新导入项目进行编译和仿真。
四、检查环境变量和路径
1. 确保你的系统环境变量设置正确，特别是与 Xilinx 工具相关的环境变量。例如，确保 XILINX_VIVADO、PATH 等环境变量指向正确的 Vivado 安装目录。
2. 检查 Vivado 安装路径中是否存在中文或特殊字符，这可能会导致一些问题。尽量将 Vivado 安装在纯英文路径下。
五、运行调试命令
1. 按照错误提示中的建议，使用“-mt off -v 1”开关重新编译设计，以确定具体是哪个设计单元导致了编译错误。在 Vivado Tcl 控制台中执行以下命令：
set_property -name {xsim.elaborate.debug_level} -value {all} -objects [current_fileset]
set_property -name {xsim.compile.mt} -value {off} -objects [current_fileset]
resimulate -v 1
2. 分析生成的详细日志文件，查找具体的错误信息和问题所在。
六、更新 Vivado 版本或修复安装
1. 如果可能的话，尝试更新 Vivado 到最新版本，以确保你使用的是稳定且支持你的硬件和操作系统的版本。
2. 考虑重新安装 Vivado，确保安装过程中没有出现错误，并按照正确的步骤进行配置和设置。
今天先整理三个问题答疑，后续还会持续推出本系列。
END
往期精选
FPGA技术江湖广发江湖帖
无广告纯净模式，给技术交流一片净土，从初学小白到行业精英业界大佬等，从军工领域到民用企业等，从通信、图像处理到人工智能等各个方向应有尽有，QQ微信双选，FPGA技术江湖打造最纯净最专业的技术交流学习平台。
FPGA技术江湖微信交流群
加群主微信，备注姓名+公司/学校+岗位/专业进群
FPGA技术江湖QQ交流群
备注姓名+公司/学校+岗位/专业进群
