无线连接和更多传感器的快速增长，以及从单片 SoC 向异构集成的转变，推动了系统中模拟/射频内容的增加，并改变了封装内的动态变化。
自 2000 年代初以来，最先进节点使用的大多数芯片都是片上系统 (SoC)。所有功能都必须装入单个平面 SoC，而这又受到膜版尺寸的限制。要增加更多功能，就必须缩小芯片上的所有组件。但是，由于模拟/射频无法从扩展中获益，因此模拟/射频 IP 通常被重新设计为大部分为数字，部分为模拟（大D小 A）。现在，随着扩展成本的飙升，以及每个新节点的功耗、性能和面积/成本效益的降低，芯片行业越来越关注先进封装和处于设计前沿的芯片。
这反过来又为在最佳工艺节点上针对特定功能开发的纯模拟/射频功能再次打开了大门。总体而言，这也允许了更多的功能。但是，对于芯片制造商来说，将所有这些功能添加到一个固定的封装尺寸中会带来一些我们熟悉的挑战。目前最大的挑战是确保模拟/射频电路（通常比数字电路对各种噪声、电磁干扰和热量更敏感）在异构器件内的预期寿命内正常工作，即使这些器件的行为也会受到影响。
“模拟或射频功能被认为是非常敏感的电路。当射频接收器与数字功能集成在同一芯片上时，数字噪声可能会压倒射频信号，这就需要强大的隔离技术，"Synopsys 技术产品管理高级总监 Jian Yang 说。“射频包括任何无线功能，从各种频段的智能手机无线电到卫星通信和物联网设备。而模拟功能则是数字世界和物理世界之间的接口，可促进设备中的高速数据传输和信号处理。”
设备中使用的射频和模拟内容越来越多，使用模拟作为前端接口来收集数据，同时利用数字处理的速度来组织数据和识别模式。“Amkor 公司测试技术高级总监 Vineet Pancholi 说："内部射频/模拟功能的需求达到了历史最高水平，而且预计还会增加。
封装行业的转变
然而，将这两个部分结合起来绝非易事。在先进封装中集成射频（无线电频率）和模拟功能，需要对封装技术进行多项创新和变革，以应对这些功能带来的独特挑战。
“Pancholi 说："集成电路封装行业的改进，通过隔层屏蔽提高了数字、模拟和射频领域之间的隔离度，这在一定程度上促进了增长。
事实证明，扇出式晶圆级封装特别适用于集成射频和模拟功能，因为它能在有限的射频芯片面积内提供足够数量的 I/O 和低寄生（尤其是电阻和电容）。FOWLP 无需中间件，直接使用铜互连，从而减少了信号损耗，提高了信号完整性。此外，FOWLP 还支持更高的微型化程度和更高的电气性能。
“有两种趋势--使用 FOWLP 将射频/模拟块完全集成到一个系统级芯片中，以及使用 SiP 模块或芯片组将多个芯片集成到一个封装中，"Amkor 韩国公司副总裁、研究员兼系统解决方案部经理 Brian Hwang 解释说。
系统级封装（SiP）利用了硅通孔（TSV），这是支持射频和模拟功能集成的另一项进步，允许垂直堆叠多个裸片。这减少了互连长度，最大限度地降低了信号延迟和功耗。这种垂直集成对于信号时序和完整性非常重要的射频应用尤其有利。TSV 可提供低电感和低电阻通路，这对高频信号传输至关重要。
微凸块还能在有限的芯片面积内提供必要的接口数量和容量，因此在先进封装中发挥着至关重要的作用。这项技术对于创建将射频/模拟芯片与高端数字和内存元件相结合的芯片尤其重要。微凸块允许更精细的间距互连，有助于保持信号完整性，并减少与较大凸块相关的寄生效应。
为支持射频和模拟功能的集成，我们开发了先进的基底材料。玻璃或先进陶瓷等低损耗基底材料有助于减少信号衰减，提高高频射频信号的性能。将不同材料结合在一起的复合基底可利用它们各自的优势--导热性、机械稳定性和低介质损耗--来提高封装的整体性能。
异质集成方法，如 SiP 和芯片，为集成具有不同功能的多个芯片提供了灵活性和效率。SiP 技术可利用先进的互连和封装技术将射频、模拟、数字和存储器功能集成到单个封装中。芯片能够集成预制功能块，便于将射频和模拟功能与先进的数字逻辑和存储器技术相结合。
“需求将不断增加，因为射频/模拟功能将使用低端工艺节点或已验证的 IP 进行设计和制造，但数字 IP 和存储器将使用高端工艺和先进技术进行设计和制造，"Amkor 的 Hwang 说。“因此，在一个系统中，射频/模拟 IP 的需求与数字/存储器 IP 的需求之间将存在差距。”
测试挑战
先进的测试技术对于管理集成射频和模拟功能的先进半导体封装的复杂性和确保其质量至关重要。先进的表征和高频测试技术，如网络分析仪和时域反射仪，可以准确表征射频元件的性能。此外，射频和模拟功能的内置自测试（BiST）电路可实现实时监控和诊断。
图 1： 射频分析功能。 资料来源：Synopsys
“联电测试和封装支持总监 Jeff Cheng 表示："在 RF-SOI（射频绝缘体上硅）和 3D-IC 等先进封装中测试射频和模拟元件，需要结合专用设备、先进的模拟工具以及半导体物理和每种封装技术具体特性的复杂知识。“随着这些封装复杂性的增加，为确保器件性能和可靠性所需的测试复杂性也随之增加。
例如，采用微凸块技术的射频探针测试就面临着一些挑战，主要原因是微凸块尺寸小、间距细。微凸块的微小尺寸给精确探测带来了困难，因为探针必须精确对准，才能在不损坏精密结构的情况下进行可靠接触。此外，在测试过程中保持信号完整性也是一项挑战，因为即使探针接触中存在微小瑕疵，也很容易导致高频信号失真。探针施加的机械应力还可能导致微凸块变形或断裂，使测试过程更加复杂。为了解决这些问题，必须采用先进的探头设计和材料，以及细致的校准和对准程序，以确保对配备微凸块的器件进行准确可靠的射频测试。
“Synopsys 的 Yang 说："对于模拟、混合信号类型的电路，BIST 是设计的一部分。“对于射频类型的集成，可及性仍然是一个挑战。探针放在哪里？如何设计探针板以确保干净的信号刺激，并将探针和测试夹具的损耗降至最低？
在处理先进封装上的最小间距配置时，测试流程也面临着重大挑战。互连线之间的间距缩小，增加了短路和串扰的风险，因为即使是微小的错位也会导致相邻线路相互干扰。确保精确对齐至关重要，但随着间距的减小，对齐变得越来越困难，需要更先进、更精确的设备。此外，间距减小也增加了保持信号完整性的难度，因为相互连接的距离太近会导致信号衰减和电磁干扰增加。面对这些挑战，有必要开发专用工具和技术，以准确处理、检查和测试最小间距配置，同时不影响半导体器件的性能或可靠性。
“Amkor 的 Pancholi 说："整体数据带宽在不断增加，用于空中传输的射频带宽也在不断增加。“为了支持这种增长，每车道的数据传输速率也在不断提高。利用多入/多出（MIMO）和载波聚合方法，可以实现更高的数据传输速率。用于蜂窝、Wi-Fi、蓝牙、SATCOM 和汽车应用的多通道射频收发器需要定制的射频信号路径设计，并在封装设计中根据运营商的频率和带宽要求对性能进行优化。准确高效的射频生产测试需要自动测试设备、晶圆探针和封装处理程序等辅助测试技术，最重要的是需要精心设计的测试硬件/探针卡以及装载板和插座设计。
所有这些都需要符合芯片的成本预算。“Pancholi 说："测试射频/模拟封装的关键挑战在于以最低成本优化生产量的生产应用开发。“折衷包括射频信号路径、数字信号路径、电源和时钟路由、最大并行性、封装处理等。对于每个射频频段 FR1（8GHz 以下）、FR2、FR3（毫米波）、〜60GHz、〜80GHz 等，每个频段的考虑因素都是独一无二的。
3D-IC 还会带来其他测试困难。这些结构的复杂性会导致信号完整性问题，包括信号丢失、延迟和层间串扰。要预测和缓解这些问题，就必须进行高频测试和高级建模。
“联电的 Cheng 说："鉴于 3D-IC 的分层特性，必须在不同的集成层面进行电气测试。“这包括在粘合前测试单个层，以及测试整个组件是否存在空隙、分层和其他可能影响连接性和器件可靠性的缺陷。这种多层次测试使测试过程复杂化，需要复杂的测试策略和设备。
封装内的隔离技术
屏蔽和隔离技术对于在集成射频和模拟系统中防止干扰和确保信号完整性至关重要。
现在，先进的封装在敏感的射频信号迹线周围采用了接地屏蔽，以防止来自数字元件的电磁干扰（EMI）。这包括在敏感射频信号迹线周围使用接地导电材料，形成屏蔽，阻隔来自数字元件的外部噪声。接地屏蔽起到屏障的作用，吸收并转移射频迹线上的杂散电磁信号。
接地屏蔽提供了一种精确而有针对性的方法，有助于减轻附近的数字噪声对单个射频迹线的影响，而隔层屏蔽则在半导体封装内创建物理屏障，以隔离整个功能块或区域。这些屏障通常由金属壁或沟槽构成，可隔离射频、模拟和数字域，防止它们之间的串扰和干扰。
“Pancholi 说："主要的信号路径隔离技术是在信号轨迹周围接地。“封装内的隔层屏蔽、插座设计和测试夹具都采用了相同的原理，以隔离信号与攻击信号或杂散信号。
在设计和优化半导体封装内的隔离技术时，先进的模拟工具是不可或缺的。这些工具使工程师能够对封装内的电磁相互作用进行建模，从而在制造前预测并缓解潜在的干扰问题。通过模拟各种设计方案，工程师可以优化布局和屏蔽策略，从而提高隔离性能。高级仿真有助于微调接地屏蔽、隔层屏障和其他隔离技术的位置，确保集成射频和模拟功能在实际条件下可靠运行。
“协同设计和模拟能力对于检查隔离和屏蔽性能至关重要，"Hwang 说。“我们采用沟槽隔离、导线屏蔽和使用金属芯片等技术来加强封装内的隔离。这些措施有助于减轻数字噪声对敏感射频信号的影响，确保性能可靠。
沟槽和导线屏蔽等其他方法用于在半导体封装内提供额外的隔离。沟槽隔离是在不同的功能区之间开挖深沟，沟槽内填充绝缘材料。这种方法通过物理隔离敏感元件，在防止串扰和确保信号完整性方面特别有效。另一方面，导线屏蔽使用导电导线在敏感射频元件周围形成 EMI 屏蔽。这些导线起到屏障的作用，将电磁干扰从关键信号路径上引开。
热管理
热管理是混合信号集成电路封装中的一项重大挑战，尤其是功率放大器和数字磁芯等高功率射频元件。
“一个典型的例子是射频功率放大器，它的工作效率在 10% 到 45% 之间，这意味着一半以上的功率以热量的形式耗散，"杨说。“如果不能有效散热，设备的结温就会超过安全限值，从而导致故障"。
微流体通道等嵌入式冷却解决方案可以主动管理大功率元件产生的热量。封装内的专用散热器和散热片也有助于有效散热，确保元件在安全温度范围内运行。但在 3D-IC 中，热问题仍然存在，热量可能会滞留在不同的金属层之间。在异构设计中尤其如此，要正确放置不同的逻辑和内存芯片，就必须深入了解芯片的使用方式，包括利用实际工作负载模拟对不同的逻辑和内存元件进行分区和优先排序。
“Cheng说："3D-IC堆叠了多层有源电子元件，这可能导致大量热积聚。“测试必须包括热剖析，以确保热量不会降低性能或导致可靠性问题。热管理策略可能涉及被动和主动冷却技术。
其他人也有类似的担忧。“Hwang 补充说："应在封装层面模拟热管理策略。“金属 TIM（热界面材料）等材料可以支持更好的热性能。”
除了先进的 TIM 和散热器，氮化镓（GaN）等创新材料也被用于改善性能和热管理。“氮化镓的热传导率明显高于硅，使其成为大功率射频应用的首选材料，“Yang 补充说，”氮化镓可以处理更高的功率水平，并提供更好的热性能，这对于 5G 基站和雷达系统等应用至关重要。”
散热器和扩散器等无源冷却解决方案对于管理大功率射频元件的热负荷也至关重要。这些元件的设计必须能够最大限度地散热，保持半导体器件的整体可靠性和性能。包括使用微流体通道在内的主动冷却技术可通过主动将热量从热点处带走，从而提供额外的热管理。
总之，应对先进封装中的热挑战需要结合材料创新、精确的热模拟以及被动和主动冷却策略的实施。这些措施对于保持射频和模拟元件在日益复杂和功率密集的半导体电子电路中的性能和使用寿命至关重要。
结论
在先进的半导体封装中集成射频和模拟功能对于提高智能手机、物联网设备、雷达系统和 5G 基站等应用的性能至关重要。这种集成推动了对 FOWLP 和 TSV 等创新封装技术的需求，这些技术可通过减少信号损耗和提高小型化程度来增强性能。向异构集成（包括 SiP 和芯片）的转变提供了灵活性和效率，允许将射频、模拟、数字和存储器功能集成到单个封装中。然而，测试这些复杂的封装带来了巨大的挑战，需要先进的工具和方法来确保准确、高效的射频生产测试。
要解决射频和模拟功能的集成问题，就必须克服隔离、测试和热管理方面的重大挑战，而封装技术和材料的不断进步对于满足高性能、高可靠性半导体器件日益增长的需求至关重要。
翻译自：
https://semiengineering.com/integration-hurdles-for-analog-and-rf-in-next-gen-packages/
