尽管所有的目光都集中在最前沿的半导体工艺节点上，但许多成熟节点的制造需求依然强劲。
在 20nm 节点左右，传统工艺就无法再降低芯片成本。“Synopsys解决方案集团逻辑库IP首席产品经理Andrew Appleby解释说："在finFET工艺时代，每一代技术向前发展所必需的深奥工艺需求，都增加了大量成本和复杂性。“这就在每个节点之间形成了强有力的过渡点。
从那时起，任何芯片的缩小都要通过更昂贵的处理过程来抵消，而这些成本都在急剧上升。掩膜组的成本更高，先进的节点通常需要更多的层，因此掩膜组也更多。
大多数代工厂和集成器件制造商（IDM）在旧节点上的业务都很强劲。“Tignis 营销副总裁 David Park 说："除了英特尔或内存制造商外，其他 IDM 都仍在生产 130 纳米及以上的产品。“某些元器件没有必要在较小的节点上生产。”
“先进节点的客户也较少，因为能够负担得起的公司并不多。“联电企业营销副总经理 Michael Cy Wang 表示："3 纳米只有 2 或 3 家客户。7 纳米时，可能有 5 到 10 家客户。但到了 22 或 28 纳米节点，客户就多达几十家，甚至更多”。
目标设计决定了哪些公司可以转向先进节点，哪些不能。Synopsys解决方案集团NVM IP产品管理高级总监Krishna Balachandran说："工艺节点的选择取决于应用，有些应用在短期内不会转向需要极紫外（EUV）技术的节点。这是因为大量的模拟电路无法从扩展中获益，而且也不要求以更低的功耗运行或提高性能。成熟节点上的晶圆价格要低一个数量级，而成熟节点上的设计和掩膜成本要低多个数量级。”
颠覆是规则
过去，降低每个节点的成本很容易。“Synopsys公司硅技术部应用工程高级架构师凯文-卢卡斯（Kevin Lucas）说："从历史上看，即使是在1微米之前直至28纳米节点的工艺节点，每个晶圆的制造工艺成本也总是在每个节点上增加约25%至30%。“然而，每个晶圆的芯片数量增加了约 50%，因此每个节点的单个芯片制造成本降低了约 20% 至 25%。公司甚至可以利用几乎不需要工程努力的光学收缩。这是摩尔定律占统治地位的经典缩放时代。
那时，一个新的节点可能会涉及一些新的工艺元素，与上一个节点相比会增加一些费用。但随着每个晶圆上芯片数量的增加，每个芯片的净成本也随之下降。这种情况在 20 纳米工艺节点左右发生了变化。新节点带来了更高的性能和/或更低的功耗，但成本下降的停止意味着转向最新节点不再是自动的。“Park 指出："将设计移植到更新或更小的工艺节点可能无法再增量市场价值。
关于每个节点发生了什么的讨论包括一些模糊不清的地方。节点名称令人困惑，而且各公司并不总能就某个节点的 “纳米 ”级别达成一致。此外，分配给节点的编号不再像以前那样反映实际的栅极长度。诸如使用高 K 金属栅极等变化改变了基本的比较点，使较大的特征表现得如同较小的特征。节点命名中使用的数字就好像从未发生过这些大的变化一样，如今这些名称除了作为节点的标签外，实际上没有任何意义。此外，不同的晶圆厂会在不同的节点上做出一些工艺上的改变，如实现 finFET。
新节点增加的成本来自多个方面。可能会有额外的步骤（尤其是光刻）、新材料，而且几乎总是会有新设备。“前沿晶圆厂会产生溢价，因为它们必须收回巨大的资本支出和研发成本，"Wang 说。“当然，他们在向下游销售时也需要证明溢价的合理性。
旧工艺的一个好处是可以使用传统设备。“Park 指出："有许多公司仍在使用 20 多年前的设备制造零部件。“晶圆厂和设备早已折旧，因此他们生产的每一块芯片实际上都是在印钞"。
追踪节点
硅工艺已从微米级发展到纳米级。但是，大的工艺颠覆发生在这段历史的尾端。其中一些最大的变化是：
-
在 130 纳米和 90 纳米之间，晶圆从 200 毫米（8 英寸）变为 300 毫米（12 英寸）。300 毫米晶圆比 200 毫米晶圆更贵，但可以将成本分摊到更多芯片上，从而降低芯片净成本。
-
在 45 纳米左右，由于特征尺寸足够小，因此需要用计算光刻技术来推动光线干净利落地打印特征。
-
与此同时，带有金属栅极的高 K 电介质开始使用，从而避免了栅极氧化物厚度过薄。
-
在 NAND 闪存的 30 纳米和数字逻辑的 20 纳米制程中，由于 EUV 光刻技术（13.5 纳米）尚未准备好投入生产，因此有必要使用 193 纳米沉浸技术进行多重图形化。双图形化（以及后来的四图形化）大大增加了制造成本，但这是打印更小特征尺寸的唯一方法。
-
在 22 纳米时，首次采用了 finFET。它们在 14 纳米时成为主流。
-
7 纳米时开始采用 EUV，5 纳米时需要 EUV。
-
大约在 5 纳米时，开始使用 EUV 进行多重图形印刷。
-
14 埃（Å）节点可能首先开始使用高数值孔径（high-NA）EUV。
经济效益的变化导致了行业的分裂。一些公司和产品在任何时候都追逐能提供最高性能（或更低功耗）的工艺，其产品的定价也能支持每个节点的较高成本。英特尔、三星和英伟达等公司就处于这种令人羡慕的地位。其他公司都必须坚持使用较旧的节点，因为它们无法获得相同的价格。有些芯片的售价仅为 20 到 30 美分。
图 1：硅加工工艺的变化。更大的晶圆、高K 金属栅极、计算光刻和多重图案化增加了加工成本，但它们对于性能、功耗和（最初的）成本是必要的。但在 20 纳米左右，芯片成本开始增加。极紫外（EUV）及其高数值孔径（NA）版本更加昂贵，全栅极（GAA）晶体管也是如此。(资料来源：
Bryon Moyer/Semiconductor Engineering）
经济上的变化导致了行业的分裂。一些公司和产品在任何时候都追逐能提供最高性能（或更低功耗）的工艺，其产品的定价也能支持每个节点的较高成本。英特尔、三星和英伟达等公司就处于这种令人羡慕的地位。其他公司都必须坚持使用较旧的节点，因为它们无法获得相同的价格。一些芯片的售价为 20 到 30 美分。
这样一来，一些工艺节点，如 10 纳米或 7 纳米，由于不再是最快的，设计起点可能会下降。但对于许多正在制造的普通芯片来说，这些工艺节点仍然过于昂贵。这表明，许多设计将堆积在较旧的节点上，而不会向前发展。与此同时，最高性能的芯片将追随它们所能追随的最快节点，为高性能的老节点留下空地。
连续节点的生产成本更高，设计成本也更高。“Synopsys EDA 集团产品管理负责人 Al Blais 说："当设计公司决定采用哪种工艺节点时，他们需要考虑的不仅仅是晶圆和掩膜的成本，还有设计成本及其对产品上市时间的影响。“包括双图案化的工艺节点需要额外的设计和 IP 复杂性。FinFET 设计有额外的设计限制，EUV 也是如此。高NA EUV绝对会有新的要求。
联电的 Wang 表示同意。“他说："现在，5 纳米或 7 纳米光罩组的领先优势可能是 300 万到 500 万美元。“但如果把整个项目期间的所有设计工程和 IP 成本加起来，设计成本动辄数千万美元。
不同的节点，不同的应用
生产尖端芯片的公司通常将需求增长归因于依赖于 CPU、GPU 或专用神经处理芯片的人工智能应用的增长。而智能手机应用处理器、高性能计算（HPC）和云计算服务器芯片等应用则不那么受关注。
这些产品所依赖的节点在下一代产品实施时最容易受到攻击。“王说："领先应用的主要客户已准备好转向下一个尖端节点，届时晶圆厂将出现装载空白，尤其是在大批量生产时。
但在旧节点上制造的芯片要多得多。例如，电动汽车对电源管理集成电路（PMIC）的需求日益增长。“PMIC通常采用180纳米或130纳米等成熟节点，但采用BCD工艺（双极、CMOS、D-MOS），"Balachandran说。“PMIC 越来越智能化，除了模拟电路外，还集成了越来越多的数字逻辑。因此，设计正在向 90 纳米、55 纳米和 40 纳米 BCD 工艺节点发展。
与此同时，传感器在 180 纳米和 150 纳米节点上的位置则靠后一些。“Balachandran说："对于需要耐高压的汽车应用，它们与其他模拟电路集成在BCD工艺上，同样主要采用180纳米或130纳米工艺。“先进的智能传感器集成了微控制器，正在向 65nm 或 40nm 工艺发展，但这是这些应用的最新技术。顶级 CMOS 图像传感器采用 22 纳米低功耗工艺，并正在向 12 纳米 finFET 工艺过渡。
工艺节点通常针对特定的应用和用例。“用于物联网系统的芯片代表了目标工艺节点的一些分叉，"Balachandran 说。“出于成本考虑，它们大多停留在 40 纳米和 22 纳米等节点上。但随着人工智能向边缘发展，越来越多的设备将具备一定的推理能力，而执行这一功能的芯片将需要比其他数字逻辑更高的性能，因此它们正在向 6 纳米发展。
模拟和混合信号芯片也往往落在后面。“联电的 Wang 指出："如果应用中混合了模拟和数字电路，那么我们认为 55 纳米是最佳选择。“纯模拟往往停留在 8 英寸超前节点--通常是 180 纳米和 150 纳米"。
这些老节点也不是一成不变的。一些代工厂试图通过改进为老工艺注入新的活力，以吸引新的设计。“Synopsys公司的Appleby说："当节点从领先地位跌落时，代工厂会积极采用各种计划，在生命中期更新其技术产品。“这可能包括引入特定的晶体管器件以提高性能或最大限度地减少漏电，缩小工艺以提高成本和工具利用率，增加特定的射频功能或高压以实现混合信号系统，或增加汽车级认证。”
芯片技术的出现也影响了这些选择。理论上，人们不再需要为了把所有功能都放在一个芯片上而把某些功能迁移到更先进的节点上。相反，只有真正需要先进节点功能的部分才能转移到那里，从而最大限度地缩小昂贵节点的芯片尺寸。其余部分可以作为独立芯片集成在封装内。
然而，如今这种封装成本高昂。“使用最适合每种芯片类型的工艺节点和技术制造芯片是很容易的，"Wang 说。“如果经济条件允许，客户肯定会考虑采用芯片。但目前的芯片解决方案仍然面临着各种良率和成本挑战，对于许多应用来说还不具备成本效益。因此，尽管芯片组可以节省芯片成本，但高级封装成本必须降低，才能实现净成本节约。
保持生产线持续发展
尽管一些晶圆厂和代工厂专注于挑战极限，但其他一些晶圆厂和代工厂，如联电，则专注于传统的主力工艺节点。联电将 22/28 纳米视为其主要节点。“这是平面技术的最后一代，"Wang 说道。“转向鳍式场效应晶体管会大大增加制造成本。
与此同时，一些节点可能会逐渐消失。“Wang指出："晶圆代工的10纳米节点几乎没有被采用，因为其性能无法证明成本的合理性。现在的问题是，既然 5 纳米、3 纳米、2 纳米和更低的工艺都已问世，还有多少新设计会采用 7 纳米工艺。例如，不需要 finFET 技术的设备仍将采用 14 或 12 纳米以上的节点。紫外可见光（EUV）是下一个重大技术进步，它将淘汰更多的设计。与 10 纳米不同，7 纳米和 5 纳米很可能仅仅因为现有产量而继续存在。但三年后，当这些生产单元被新节点的生产单元取代时，是否会有足够的新设计来维持晶圆厂生产线的满负荷生产？如果finFET的主要障碍是成本，那么似乎将取而代之的是持续的工艺改进。
结论
考虑到工艺迁移障碍的规模，12 纳米和 2 纳米节点之间的节点与旧节点相比，设计启动可能会减少。业界可能会看到一种 “雪犁效应”，例如，设计在 28 纳米时就会堆积如山，如果没有令人信服的优势，就会抵制进一步跳跃的诱惑。
“Appleby说："处于尖锐过渡点的技术，如上一代平面节点，可以保证较长的寿命，因为它们为许多不需要下一代节点的产品提供了最佳功能。
与此同时，采用成熟技术的公司仍然表现不俗。“Microchip 就是一家仍在成功利用旧节点的公司，"Park 说。“他们去年从两个 8 英寸和一个 6 英寸晶圆厂出货超过 80 亿个器件，工艺节点从 0.13 微米到 1 微米不等。32 年来，他们每个季度都实现盈利。他们只是众多在较旧节点生产并盈利的半导体公司之一。
翻译自：
https://semiengineering.com/legacy-process-nodes-going-strong/
