随着半导体技术向FinFET技术节点进步，以及电路规模的大幅提升，工艺差异化和寄生效应以及老化和电迁移等可靠性问题的影响变得更加显著。这些挑战在模拟和定制设计中尤为突出，因为模拟设计输入和输出是连续的，而非离散，并且需要从大量的设计参数中，排列组合并选择出符合设计规范的解。无论是针对存储器的特性变量分析、针对射频器件的电磁分析、针对先进节点的电路早期寄生处理或器件可靠性问题、还是视觉辅助设计自动化版图设计，新思科技围绕Custom Compiler设计平台，提供了一系列创新方法来应对这些挑战。本视频白皮书系列详细介绍了新思科技针对上述模拟设计挑战的创新方法及实例。
点击回顾“新思科技应对模拟设计挑战的创新实例系列视频（上）”。
模拟设计视频11：快速启动套件
新思科技Custom Compiler提供了一套视觉辅助自动化版图设计流程，配合针对各个先进工艺节点的快速启动套件QSK，帮助版图工程师快速完成繁琐的FinFET Layout。
模拟设计视频12：早期寄生参数（EPA）分析
新思科技Custom Compiler可在电路设计阶段进行寄生预估和分析，从而缩小是基于版图实现之间的结果差异。
模拟设计视频13：版图In-Design寄生预估
寄生RC对电路性能造成的影响一般需要通过后仿检查。然而还有更好的方法吗？新思科技Custom Compiler提供的In-Design方法让开发者更早预判后仿结果，有效减少设计迭代次数。
模拟设计视频14：视觉辅助自动化加速版图创建
传统方法中，模拟版图工程师需要手动绘制版图。然而在由平面转向FinFET工艺时，工作量将大幅增加。新思科技Custom Compiler提供的视觉辅助自动化版图流程，通过高效易用的版图辅助方案，可将数天才能完成的版图手动绘制，缩短至数小时内完成。
模拟设计视频15：视觉辅助自动化加速模拟绕线
新思科技Custom Compiler提供了一套视觉辅助自动化版图流程。通过交互绕线、预定义模式绕线以及自定义模板再利用，用户可以大幅缩短绕线所需时间，甚至无需破坏原有版图结构完成ECO。
模拟设计视频16：局部版图提取仿真实例
后仿所需的寄生参数提取需要完成版图并LVS clean，然而这时漫长的版图工作已经消耗了大量时间。能否更早开始后仿呢？新思科技Custom Compiler局部版图提取流程在未完成的版图上生成后仿网表。
模拟设计视频17：视觉辅助自动化与局部版图提取
新思科技Custom Compiler通过版图模板利用，可加快版图绘制进程，并可在未完成的版图上局部提取版图，生成后仿网表，快速评估电路性能。
随着半导体技术转向先进节点，模拟设计变得越来越困难。紧张的设计周期、指数增长的器件数量、更多的寄生器件、更复杂的版图效应、更严格的设计规则，模拟设计开发者面临的挑战不断增加。这也促使设计工具的不断更新与发展，以满足日益增长的需求。
新思科技定制设计系列提供了模拟、可靠性分析、模拟设计收敛、版图自动化和签核方面的突破性技术。这些创新技术方法将帮助客户更好更快速地完成设计与收敛。
