答题|不按INTEL的“3W-2S”规则设计，出问题的概率有多大？

感谢各位网友的精彩回答，以下是高速先生的观点：

1，正如文章中说的，3W-2S原则也是一种相对不错的做法，因此如果实现难度不是很大，又没有仿真进行支持的条件下，按照这个方式来绕线本身是没问题的；

2，但是有时候由于空间限制，或者绕线的补偿不能完全按照3W-2S来做，其实通过本文的仿真结论来看也不用太过慌张，一点点的补偿偏差不会是致命的影响；

3，另外相对于补偿形状的考虑，正如很多网友的回答一样，补偿的位置可能还更重要一点，尤其是表层的高速信号补偿，更要讲究实时补偿的原则，不然这个地方没注意到，会比你补的是多少W多少S影响要大得多哈！

长差分对走线，一般采用大波浪快速做出补偿，避免分成小段的小波浪补偿，当然波浪也不能太大 

我一般没有刻意蛇形或者梯形绕线，空间够的情况下一般按照文中的方法绕线，空间紧张的时候走蛇形绕线。一般在在不等长最明显的地方绕线，有时也会在两端不等长的地方附近绕线。 

等长的目的是等时，之前小编有写过绕线高度（小波浪，大波浪）也就是这篇文章中的2S，仿真了波浪太小不好，波浪太大也不好，一般大于3倍线宽。绕线间距太小反而会加快速度。

1.差分信号的p   n不等长时，我们公司不但采用intel的2s3w原则。
2.一般情况下，要求差分信号w3.差分信号与周围信号间距大于3s或者大于3h 

@ Ben

高速先生这篇非常有意义，多推广，之间见过干了多年的layout工程师处理差分对内等长时随便找位置只绕了一个很长S形回路，还提出过建议这样不是‘有效差分’，建议3W2S修改 

一般是动态补偿，哪里短了就补哪里，建议PCB用小波浪的，不要用大波浪的 

@ Alan

等长设计的目的是时延，这里的3w2s应该是文中说的控制阻抗波动 

@ Toki

个人觉得这个高速差分线上的n和p的相位差补偿没有统一的标准，3w2s这个标准也是英特尔提供的一个设计经验值，具体问题还得要具体分析，之前听过高速先生的周工说过关于差分线绕线的方式的设计经验分享：不同的绕线方式，信号线速率在20G以内，插入损耗没有明显的区别，始端用小波浪绕线在高频段的时候S21会好些！如果单板的信号速率很高，制版的数量又很多的时候，建议可以找一下高速先生团队做一下仿真看看相应的数据是否都满足要求了！ 

@ Marin

差分对内主要还是遵从3w-2s
长距离走线还要动态补偿，哪里偏差就补哪里。  

@ Trunktren

１.发生长度偏差在哪补２.般情况下，要求差分信号w  

@ Sarah

1.看信号速率把，如果低于20G，我觉得绕等长对内应该不一定药3W-2S。2.差分信号与周围信号间距大于3s或者大于3h，3。还有种情况就是，连接器的位置，导致最长和最短相差太远，怎么办，板子空间有有限？  

@ Wang

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注