随着半导体技术向FinFET技术节点进步，以及电路规模的大幅提升，工艺差异化和寄生效应以及老化和电迁移等可靠性问题的影响变得更加显著。这些挑战在模拟和定制设计中尤为突出，因为模拟设计输入和输出是连续的，而非离散，并且需要从大量的设计参数中，排列组合并选择出符合设计规范的解。无论是针对存储器的特性变量分析、针对射频器件的电磁分析、针对先进节点的电路早期寄生处理或器件可靠性问题、还是视觉辅助设计自动化版图设计，新思科技围绕Custom Compiler设计平台，提供了一系列创新方法来应对这些挑战。本视频白皮书系列详细介绍了新思科技针对上述模拟设计挑战的创新方法及实例。
SRAM设计PPA优化
模拟设计视频1：SRAM设计PPA优化
新思科技PrimeSim套件提供了一套针对SRAM的High Sigma裕度分析流程，配合先进的机器学习算法，在准确评估设计裕度的前提下，将仿真次数减少100到1000倍，从而提高开发者的工作效率。
射频电路LNA设计实例
模拟设计视频2：全新射频集成电路设计流程
新思科技的Custom Compiler平台、PrimeSim仿真套件与Ansys的VeloceRF、RaptorX等电磁建模和提取套件相结合，组成了一套完整的，从前端到后端的定制设计流程。该流程可实现最先进的射频集成电路设计和验证。
模拟设计视频3：电磁建模及后仿流程
利用Ansys RaptorX工具，可极快地为无源结构电磁建模，同时可处理大规模且复杂的版图。建模完成后，基于新思科技PrimeWave设计环境，可对设计进行射频仿真，测量分析设计稳定性。
模拟设计视频4：射频电路版图和验证流程
在对射频微波和毫米波电路进行后端版图验证时，新思科技Custom Compiler可与Ansys ExaltoX无缝连接，对版图的寄生和电磁效应建模并提取，最终生成后仿网表。
可靠性分析
模拟设计视频5：芯片生命周期可靠性设计
为了应对日益增长的汽车集成电路设计可靠性需求，新思科技围绕Custom Compiler构建了一个现代化的开放式定制平台。借助这一平台，开发者可实现完整的可靠性检查流程，为设计周期的每个阶段保驾护航。
模拟设计视频6：静态电路分析
随着技术发展，设计越来越复杂，错误源也随之增多。通过新思科技Custom Compiler-CCK，开发者可在几分钟内验证整个设计，发现设计弱点，而无需长时间动态仿真。
模拟设计视频7：电路Aging分析
作为新思科技完整可靠性解决方案的一部分，新思科技为BTI、HCI和TDDB老化机制提供综合分析，帮助开发者优化设计。
模拟设计视频8：蒙特卡洛分析
除了常见的模型和技术，新思科技还支持范围自定义、sigma放大等先进功能。在保证结果准确性的同时，大幅减少仿真次数，进而提高设计效率。
模拟设计视频9：设计版图协作
为了解决设计前期版图信息难获取这一挑战，新思科技的定制设计平台可提供设计版图协作。通过在设计早期引入寄生参数、局部版图提取并仿真、电路设计规则检查（DRC）融合等技术，减少迭代次数，加快设计收敛。
模拟设计视频10：电迁移（EM）与电压降（IR）分析
新思科技Custom Compiler提供的电感知设计流程（electrical aware design flow），可在版图设计过程中（In-design）实现签核（sign-off）级的早期电效应检查，加快设计收敛。针对寄生效应导致的过度电迁移（EM）或电压降（IR）问题，新思科技提供了完整的核签级EMIR分析流程。该流程通过动态EMIR方案最小化过度设计，确保核签可靠性，帮助开发者提高设计稳定性。
