【光电集成】下一代芯片的关键：芯片互连技术的创新

今日光电 2024-07-26 18:01

示波器的最低带宽多少？ 精密双向电流传感放大器：精准测量，守护电流安全

今日光电

有人说，20世纪是电的世纪，21世纪是光的世纪；知光解电，再小的个体都可以被赋能。追光逐电，光赢未来...欢迎来到今日光电！

----追光逐电光赢未来----

芯片模块是具有明确定义功能的小型芯片，可以与其他芯片模块结合到一个单一的封装或系统中。芯片模块之间密集的互连确保了快速、高带宽的电连接。本文讨论了既包括中间层技术又包括三维集成方法，旨在将互连间距缩小到1µm以下。

这是专门讨论芯片组件的两部分系列的第一部分。本系列涉及互连技术的最新发展。

芯片模块化技术，超越炒作

《麻省理工科技评论》将芯片模块化技术评为2024年十大突破技术之一，芯片模块化技术已经引起了半导体界的广泛关注。芯片模块化技术指的是小型的、专用功能的芯片模块，例如CPU或GPU，可以混合搭配组成完整的系统。这种类似乐高积木的方法赋予制造商灵活性，可以以更低的成本设计新的芯片，并提升效率和性能。芯片模块化技术实现优化的一个方法是通过战略性地定制技术。例如，IO和总线芯片模块使用可靠的传统工艺节点，而计算芯片模块则采用尖端技术以达到最高性能。内存芯片模块则采纳新兴的存储技术，确保适应多样化的半导体需求。此外，基于芯片模块的设计加速了开发过程，因为过时的芯片模块可以更轻松、更频繁地进行更新。且芯片模块通常拥有较高的良率，因为它们通常体积较小、设计较简单，在预键合测试后即可使用已知良好的芯片芯片，并且可以依靠修复策略来修复有缺陷的互连。

分解大型单片式片上系统

芯片模块化设计应对了几十年来推动半导体行业的摩尔定律放缓。为了确保集成电路元件每两年翻倍，芯片制造商们探索了使晶体管变小并在芯片上集成更多元件的方法，导致了庞大的单片式片上系统（SoC）设计。移动电话就是单片式设计成功的证明，它将数学功能、显示、无线通信、音频等集成到一个仅100平方毫米的芯片中。然而，进一步的缩小也使得性能优势相对而言昂贵得多。因此，将大型复杂的SoC分解为更小的芯片模块，并将它们连接起来以构建特定应用系统的想法应运而生。

汽车行业是采用芯片模块化技术的理想候选者，提供了具有基础功能芯片模块的灵活电子架构，增加了特定组件，包括用于自动驾驶、传感器融合和其他电子功能的芯片模块。模块化方法缩短了上市时间，相比于升级单一的单片式SoC所涉及的漫长过程，可以在车辆生产线的生命周期内替换或更新芯片模块。此外，汽车销量，特别是考虑到特定车型和类型时，通常比移动电话的销量要小。因此，为每个车型（部分）重新设计单片式SoC将导致高昂的工程成本。最后，芯片模块化还提供了灵活性，帮助汽车制造商满足已在其他车型中证明可靠性和安全性的芯片需求。

随着芯片模块市场的快速增长，预计这种模块化设计将出现在更多应用领域，例如成像器件、显示器件、存储器件和量子计算等。

图1 芯片模块化系统将来自不同供应商和技术节点的独立芯片组合在一起，而不是将所有功能设计集成到一个单一的片上系统中。

连接这些“积木”

芯片模块化能否成功跟上摩尔定律的步伐，很大程度上取决于如何将芯片模块紧密地放置在一个封装内，以确保它们之间快速、高带宽的电连接，就像单片式SoC中的功能一样。

在三维系统集成中，出现了两个主要的行业方向：2.5D芯片模块集成通过共同基板（也称为中间层）将芯片并排连接在一起，而3D-SoC则是将芯片模块垂直堆叠在一起。

2.5D中间层技术

在2.5D集成中，芯片模块通过共同的基座（如硅、有机聚合物、玻璃或层压材料）进行连接。Imec目前专注于硅和有机基座的研究和优化。虽然硅中间层在高性能应用中已经成为一种成熟的技术，具有优异的细小间距和良好的热电性能，但其成本和复杂性也较高。因此，有机基质作为替代方案正受到研究和优化。

早期的芯片模块集成主要集中在使用硅中间层基座在芯片模块之间建立连接。这涉及将两个独立的芯片模块非常接近地放置在共同的中间层上（间距小于50µm），中间层上有微米级别的布线来建立连接。硅中间层利用传统的BEOL铜/氧化物坑填法工艺实现微米及亚微米级别的连接间距，并具有非常高的良率。

虽然这仍然是一种有效的方法，但替代技术正在引起人们的兴趣，因为它可能会带来更具成本效益的解决方案。Imec提供的一个选择是硅“桥”，这是一个小型的硅中间层，只在芯片模块的边缘连接它们。

另一种替代方案是超细的重分配层（RDL）互连技术，它将硅替换为有机聚合物，内嵌一层铜线用于连接芯片模块。Imec目前正在优化这项技术，努力达到与硅相似的互连密度，并改善其与硅的兼容性。就互连间距而言，中间层仍然以亚微米级别的间距处于领先地位；Imec正在目标2µm的RDL间距，并计划在未来进一步减小至亚微米级别。

图2 芯片模块可以通过硅中间层进行集成。Imec也在研究诸如硅桥或有机RDL等替代方案。

除了探索替代硅中间层技术之外，Imec还在研究如何通过增加额外功能使中间层成为一个更有价值的组件。例如，一个中间层可以增加额外的解耦电容器，用于保护芯片模块免受噪声和电源异常的影响。

三维片上系统：混合键合实现亚微米间距

某些应用，如高性能计算，可能需要更高性能、更小尺寸或更高级别系统集成，因此更倾向于完全的三维方法。与建立侧向连接不同，芯片模块可以堆叠在一起，形成三维片上系统（3D-SoC）。这种方法不是添加额外的模块，而是共同设计芯片模块，并让它们像同一芯片一样运行。芯片对芯片的混合键合是实现三维片上系统在亚微米级互连密度水平的关键技术。它涉及使用低膨胀系数将两个硅芯片模块连接在一起。这一过程的关键组成部分是介电层，它使堆叠层的表面平整并激活，以实现有效的键合，并在堆叠的不同芯片模块之间提供电气绝缘。Imec采用SiCN作为键合介电层的专有方法，将互连间距缩小至700纳米。其技术路线图甚至预测了400纳米和200纳米的间距。

图3 芯片对芯片的混合键合是实现亚微米级互连密度三维片上系统（3D-SoC）集成的关键技术。Imec采用SiCN作为键合介电层的专有方法，使互连间距缩减至400纳米。

微凸点与混合键合的比较

在2.5D技术中，芯片模块通过小型焊料凸点放置在中间层上，实现电气和机械连接。这些微凸点之间的间距越细，连接速度和稳定性就越高。工业中的微凸点通常达到50µm到30µm的间距。Imec正在研究如何将这一间距减少到10µm甚至5µm。

与2.5D中使用的微凸点相比，3D堆叠中的混合键合可以实现显著更小的间距。那么，混合键合可以在所有地方都使用吗？确实，在芯片对芯片的方法（基于硅），芯片模块可以键合到硅中间层上，达到几微米的间距。不过，与目前最佳的芯片对芯片放置精度接近250纳米相比，最前沿的芯片对芯片键合可以达到100纳米的叠加精度。预计键合设备和相关工艺的改进将进一步减少这些数字约50%。然而，混合键合涉及额外的加工步骤，如表面激活和对准，这可能会影响制造成本。

芯片对芯片键合、芯片对芯片键合和微凸点将在成本、间距、兼容性和互操作性之间进行权衡。在2.5D中，芯片模块通常来自不同的供应商，并已经经历了一系列的测试和处理。由于微凸点提供了一种无需表面准备的标准化方法，它们将是首选。此外，对于有机RDL，由于有机聚合物在加热时膨胀较多且不能被充分平整，微凸点仍然是首选的方法。

总结思考

随着技术的扩展变得更加复杂，并推高了设计和加工成本，在最先进的技术节点上开发专用SoC变得更具挑战性——想想汽车行业中过多的模型和类型。将功能和技术节点分离到不同的芯片模块中，证明比在先进工艺技术中制造庞大的芯片具有更高的成本效益，并带来了空间和性能上的优势。

虽然模块化方法可以解决多芯片封装的复杂性和成本问题，但这种范式转变也带来了特定的技术挑战。尺寸只是其中的一个挑战。芯片模块研究的一个重要方向是使互连更小化，或者探索将不同部件整合在一起的不同概念。当堆叠芯片模块时，热问题和电力传输（通过背面电力输送网络等新型架构解决）变得至关重要。最后，还需要进一步的标准化工作，以确保不同芯片模块之间的兼容性和通信。