答题|说说硬件调试中发现的那些低级错误

有个群友在群里的回复我觉得非常好，很适合今天的这个问题回复，所以特意引用并且小小的修改了一点如下：

现在芯片集成度高，有些错误是符合逻辑的，可以按照常规的从现象到本质一步一步的推理来分析。

有些错误是不符合逻辑的，也就是莫名其妙，这种按照理论去推理就无能为力了。

所谓，正确的设计只有一种，错误的设计导致的错误的现象就千奇百怪。

最后的解决方案，或许跟问题表现出来的现象没有一点关联。

看了大家的回复，有些粉丝觉得家丑不可外扬，还是不要说出来的好，还有些说出来的案例也确实是一些低级的调试错误，如果能总结出来文档投稿分享，我想大家会印象更深刻，希望下期也能看到大家的精彩文章。

某平台芯片的lvds处理模块需要单独，外部提供时钟。硬件调试了好几天，时钟信号电平不正常，也找不到原因，一直怀疑是不是PCB   layout的问题，比如：是不是没有包地，是不是串扰，是不是走线太长，上下层是不是都参考地平面……

最后硬件自己打脸，原来差分时钟并联100欧姆电阻重复了，芯片内部已经并联了。  

曾经遇到过有个板子调不通，排查两天都没解决，最后发现有两个小元件贴反了。调换之后就正常了。 

同事摸黑到凌晨三点调试CAN，怎么都不通，最后实在没辙拍照片发给我，我在高速上130往家开，停服务区仔细瞅了瞅发现是120Ω匹配电阻没焊 

某RK平台的一个项目，其emmc和flash芯片兼容设计，数据信号，控制信号以及时钟信号共用，频率200M,为了减少stub，时钟信号采用T型拓扑，在T点出分别接两个串联的阻抗匹配电阻，然后时钟信号分别去向emmc和flash。调试的时候偶尔死机，不能正常启动，软件改了，硬件也查了，都找不到问题，最后由PCB工程师查到，原来硬件为了调试省事，smt的时候，把T点处的两个串联阻抗匹配电阻都贴了，导致时钟信号很差。唉！出bom需谨慎啊！！ 

@ Ben

ADC测试出来SNR不过，怀疑电源干扰，怀疑阻抗一致性不行，怀疑PCB设计不行，怀疑滤波器损耗大，各种debug.也是调试了个把月。最后发现焊接的时候匹配电容焊接错误，在焊接之前容值没有确认，陶瓷电容看起来都是一样。这种情况就想提出一把 

kvm产品，接上显示器，浪涌测试一打就黑屏，怀疑给显示器信号质量问题，等长也控制了，包地也做了，还是没有明显改善，后来发现把光模块外壳都接到机壳地上，就不黑屏了，原来是分割出来的。 

@ 太阳

防止虚焊，漏焊的问题，我们调试的时候信号死活不出来，然后一点一点的查，把耦合电容重新焊过，信号终于出来了。 

@ Alan

串行通信的TX和RX一定要正确接线……一定要搞清楚发送器和接收器……

@ 姚良

这种正反的不是第一时间就要确认的吗，怎么会留那么久，比如串口的，usb 3.0的，都是最容易出差错的。 

@ sunshine

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注