ADC（模数转换器）噪声：它从何而来？

这个问题围绕着 ADC 的噪声贡献者展开。在评估 ADC 的噪声时，我们需要考虑哪些事项？噪声可以多种方式进入 ADC。我们将了解噪声进入 ADC 并可能出现在输出数据的 FFT 中的所有途径。首先，我们将从确定门口开始。

考虑 ADC 中的噪声时，几乎可以将 ADC 视为混频器。如果有噪声从各种通道中的任何一个进入 ADC，那么它会在输出数据的 FFT 中表现出来。如图 1 所示，噪声可以通过电源输入、模拟输入和时钟进入转换器。

图1

ADC 噪声“门道”

由于噪声在这里是一个相当宽松的术语，让我们根据正在讨论的 ADC 的输入（门道）来赋予它更多的含义。我们将从图的顶部开始，逆时针方向工作。

电源输入是噪声进入 ADC 并出现在输出数据的 FFT 中的途径。在这种情况下，有几种方法可以评估这种噪声及其对 ADC 性能的影响。ADC 的设计方式应使器件本身能够衰减来自电源的噪声输入。此处用于评估电源噪声的测量是电源抑制比 (PSRR) 和电源调制比 (PSMR)。测量这两个参数让我们了解 ADC 处理通过电源输入进入的噪声的能力。稍后我们将对此进行更详细的介绍。现在，让我们继续看看噪音门道。

接下来，让我们看一下ADC的模拟输入。从这个角度来看，必须从两个方面考虑噪声。首先，一般宽带噪声通过模拟输入进入转换器，并且通常来自信号链中 ADC 之前的组件。我们可以为 ADC 选择噪声极低的驱动放大器，但仍然会有一定数量的噪声被放大并输入到 ADC。

为了帮助解决这个问题，通常在 ADC 的输入端使用抗混叠滤波器 (AAF)。这有助于过滤大部分可能进入 ADC 的宽带噪声。这最终会显示在 ADC 的信噪比 (SNR) 中。除了宽带噪声之外，杂散成分和谐波也可以通过模拟输入进入 ADC。AAF 也有助于过滤这些。这将通过 ADC 的无杂散动态范围 (SFDR) 反映出来。拥有良好的 AAF 设计以帮助解决这两个方面非常重要。同样，我们将在以后的博客中更详细地讨论这一点。

我们在 ADC 周围逆时针移动时看到的最后一扇门是时钟输入。该输入与模拟输入类似，允许宽带噪声以及寄生和谐波成分进入 ADC 并出现在输出数据的 FFT 中。重要的是要确保选择合适的时钟输入驱动器，为 ADC 提供干净、低抖动的输入时钟。

该时钟信号应以不会耦合进入 ADC 的噪声的方式路由到 ADC。与模拟输入类似，可以在时钟输入上使用滤波器来帮助滤除可能通过时钟输入进入 ADC 的噪声。同样，与模拟输入的情况一样，通过时钟输入的噪声机制可以在 ADC 的 SNR 和 SFDR 性能中体现出来。

在使用 ADC 设计系统时，必须考虑所有这些门道。我们看到我们应该将 ADC 视为一个混合器，它将来自这些门道中任何一个的各种噪声内容混合到 FFT 的输出数据中。显然，系统设计人员希望仅在 ADC 的输出端获得所需信号。为此，我们必须对这些输入中的每一个采取适当的步骤，以确保将噪音降至最低并且不会进入这些门口。请继续关注我们深入研究这些输入中的每一个，并更详细地评估噪声如何耦合到 ADC 中以及可以采取哪些措施来帮助防止它。

在考虑 ADC 中的噪声时，人们几乎可以将 ADC 视为混频器。如果有噪声从各种通道中的任何一个进入 ADC，那么它会在输出数据的 FFT 中表现出来。现在让我们看一下我在上一篇博客中介绍的图形的修改版本。

图 1 显示了我们之前讨论的噪声门道，其中包括电源输入、模拟输入和时钟。然而，还有一些我错过的途径，我们在使用 ADC 时绝对应该考虑这些途径。第一个是共模电压 (Vcm) 输出，它为模拟输入提供共模电平。接下来是数字输入和输出 (I/O)，它们可能是噪声进入 ADC 的途径。最后，有一个门口可能是最容易被忽视的门口之一——地面或公共电路。

额外的 ADC 噪声“门道”

如今，许多高速 ADC 使用 Vcm 输出为 ADC 模拟输入提供共模参考电压。它是 ADC 输入的最小到最大范围内的中点电压。该引脚通常需要一个大约 0.1μF 的去耦电容。这为输出稳定性以及高频噪声的过滤提供了主导极点。进行适当的去耦很重要，因为该节点为进入 ADC 模拟输入的噪声提供了一条潜在的直接线路。即使它是一个输出，噪声也会强行进入 ADC 的内部偏置电路。

除了电容器，许多具有两个或更多通道的 ADC 还需要在从 Vcm 输出到每个通道的每个连接中串联少量电阻。这也是一种降噪形式，因为它通常有助于减少 ADC 通道之间的串扰。另一种说法是，额外的串联电阻有助于改善通道间隔离，这样来自一个通道的信号就不会进入另一个通道。

ADC 的数字 I/O 线也是噪声的入口。数字 I/O 有几种不同的功能，因此噪声通过每种功能进入 ADC 的方式也不同。最明显的是数字输出接口。由于采用单端实现，因此对于具有 CMOS 输出的 ADC，这是一个更值得关注的问题。

通常，具有 LVDS 输出或采用串行 JESD204B 接口的 ADC 对噪声耦合的免疫力要强得多。除了数字输出之外，ADC 本身内部的数字电路数量也在不断增加，这些电路为通过控制线的噪声提供了一些潜在的入口点。随着数字内容的增加，需要为这些功能提供 I/O。有时额外的 I/O 是通过 SPI（串行端口接口）完成的。有时，SPI 并不能完全满足所有要求。

关于 SPI 的旁注：SPI 不仅是一个潜在的噪声门道，它还会导致其他转换问题。各种建议表明在系统运行时（转换正在进行时）不要访问 ADC 的 SPI。

其他 I/O 包括模式控制、断电、待机、超量程指示器、同步引脚等。这些都是需要注意的事项，除了良好的布局实践之外，还要确保使用适当的去耦以避免噪声耦合。

可能最容易被忽视的入口（我上次当然也忽略了这一点）是 ADC 的地面。请注意，当我说接地时，我指的是电路公共端。另请注意，通常有多个接地连接，例如模拟接地和数字接地。对于这两个理由，您有时需要考虑它们在哪里绑定或捆绑在一起。这是另一个博客的主题。

地面通常被认为是自然而然的可靠参考点。但是，接地并不总是稳定的参考点，可能会使噪声进入 ADC。重要的是要注意系统设计和布局中的接地平面，以确保有足够的平面区域而不会中断，并且有足够的接地过孔以允许正确的电流返回路径。必须考虑设计中的所有电流返回路径，而不是假设接地是稳定的参考点。

如果系统设计不当，噪声可能会出现在接地层中并进入 ADC。查看 Bill Schweber 的博客（Under）standing Your Ground和 Bruce Archambeault 的博客The Ground Myth，以获得对接地、接地电流、接地阻抗和电磁场主题的更多见解。Bruce 特别讨论了走线中流动的电流如何与走 线正下方层中的接地层或电源层相互作用，以及这可能如何导致问题。

电流在您认为会或应该流过的地方以外的地方流动，从严格意义上讲，这实际上不是噪音，但显然是麻烦。

现在我认为我们已经掌握了正确考虑进入 ADC 的噪声通道所需的所有信息。

7月16日-17日将在上海举办一期高级数模转换器（ADC）课程，本次课程首先深入探讨大规模时间交织 ADC 的交织器拓扑结构，探讨非理想情况、设计注意事项、建模技术和详细案例研究。随后，特别关注对高性能大规模 TI ADC 至关重要的外设块的设计挑战和解决方案，包括输入缓冲器和参考缓冲器。此外，还研究了极限采样器、残差放大器和时钟等关键 SAR ADC 块，通过全面的案例研究介绍了基本概念和先进技术。

>>>点击图片了解课程详情！

今天小编带来了：ISSCC2024套餐，里面有文章、Short Course、PPT、Tutorial等，同学可以拿回去自己学习研究。

ISSCC2024完整资料领取方式如下