答题|为什么串阻阻值通常是22到33欧姆，看完后不信你不懂！

感谢网友们的精彩评论，下面说说高速先生的一些观点：

1，经验一直是有它的参考价值的，因此大家在不仿真的情况下，选择22到33欧姆的串阻来做端接也大差不差，如果仿真了，那就可以通过扫描来确定更合适的值了，这样信号质量更加完美了。或者没仿真条件的话，后期调试也是可以去尝试不同的阻值，只不过需要多焊几次而已！

2，当然，源端串阻相当比较普遍，除此之外，用得比较多的还有在接收端去并联电阻做端接，通常这类信号的接收端都是高阻状态，因此在接收端做上拉或者下拉（或者戴维南）端接，其实就是从接收端来做匹配，从而也能达到抑制反射的效果；

3，另外还有一些有用但是不常用的端接方式，例如RC端接，也就是电容+电阻的形式，还有就是二极管端接，这两种端接都需要更多的技术含量，对阻值，容值，二极管的参数都比较挑剔，有兴趣大家也可以去了解下哈！

最后高速先生祝大家端午节快乐！

常用的端接方式为：串联端接、简单的并联端接、戴维宁端接、RC网络端接等。阻值的选择，一是看器件手册有没有给推荐值，二是用经验值再仿真看看。  

每个引脚，只要有output功能，就会有一个输出电阻R0，这个R0通常小于传输线阻抗(比如50)，所以需要串联一个电阻R，使得R0+R=50。如果不想加串联电阻   R，那么画pcb时需要让传输线阻抗等于R0即可。
端接方式有源端串联，终端并联上拉到某一个电源或者下拉到gnd等。 

用的比较多的是22Ω和33Ω串联电阻。其他端接方式还有并联端接，rc端接，戴维南端接，二极管端接等。

现在很多高速信号比如DDR和PCIe都在片内进行了端接，仿真直接试试发送端的ocd模式就很快能找到寄存器设置的端接方案了 

@ 风

主要查器件datasheet，手册没给的话就靠试了。端接主要有：源端串联端接、末端并联端接、戴维南端接、并联电阻端接和AC端接。 

现在的芯片工艺，很多是CMOS，内阻比较小，基本在十几到二三十Ω之间。内阻大小和芯片工艺有关。

串不串接，得结合实际的信号上升时间以及走线长度有关；串接多少Ω电阻，用17~33Ω的预留，问题不会太大，可以实际再微调，准确值就仿真看定量参数了。

端接方式有：源端串阻端接、接收端并联端接（分上拉或下拉端接）、戴维宁端接、RC端接。

每种端接方式各有利弊。如源端端接需要尽量靠近芯片Pad，在多根信号线要端接时，Layout比较困难，还会延长信号上升时间，不适用有很快速的上升沿的信号；接收端并联端接增加驱动芯片功耗，芯片的波形也会发生上移（上拉并联端接）或者下移（下拉并联端接）；戴维宁端接增大静态功耗，也会占用额外空间...  

@ Mr.

如果不会理论计算，可以在仿真软件中搭建仿真链路，来决定要接的电阻的大小和位置。除了源端串联匹配，还有终端并联匹配，终端RC匹配，戴维南匹配等不同的匹配方式。 

@ Alan

常用的端接方式除了文章中说的串联匹配外，还有并联匹配，rc匹配，戴维宁匹配，二极管匹配几种 

@ 太阳

刚开始做硬件的时候   就一个个试 试出经验了 发现范围都差不多；后面用仿真工具了就搭个链路扫描仿几个值，提前缩小选择范围。
说到端接：
1、 DDR2 用过戴维南端接
2、 DDR3 4 地址线用并联端接抑制反射
3、 mipi差分芯片内部接口用二极管并联端接 防止过冲
4、 还有RC端接 相对于其他端接降低功耗 由于时间常数的存在，使用范围受限 

@ Larson

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注