答题|深度论证-高速走线控制100欧姆阻抗一定是最好的选择吗？

感谢各位网友的精彩评论，以下是高速先生的观点：

1，首先本文以两个案例，列举了100欧姆PCB走线可能不是最好的选择，因为链路上有些阻抗不连续的点是优化不到100欧姆，因此适当的降低走线的阻抗可以在一定频段下维持阻抗的连续性，会有一定的改善，不过这就需要仿真来去详细量化了，如果不仿真的话，就没法精确的定量；

2，另外要降低PCB走线阻抗的初衷就是因为链路上很多的点做不到100欧姆，常见的链路上阻抗不连续的点（大多是低的）主要包括了BGA过孔，电容，连接器过孔，金手指焊盘等位置，当然如果是跨板连接的话，还有像背板连接器本身，线缆连接器等，当然我们的目标是尽量把这些阻抗不连续的点做到接近100欧姆，优化方式就包括常见的挖空反焊盘增加感性来补偿容性的方案了，这样就能让PCB走线的阻抗正常按100欧姆来走不用去调整，不然就像本文的案例一样，仔细仿真评估下PCB走线的阻抗值降低到哪个范围更理想了！

阻抗不连续的地方有：过孔、连接器引脚、器件焊盘、直角走线、分叉走线处、换层走线、跨分割等等。优化手段，首先是整板走线阻抗的统筹规划与协调一致，然后就是根据设计准则并结合仿真软件对局部走线和阻抗匹配的优化。 

目前遇到的阻抗不连续的地方及设计优化方法：
1、过孔：减少stub，增大孔与周围gnd的间距，平衡产品需求和成本，可采用背钻或HDI来优化stub问题，换孔处增加回流孔；
2、焊盘：根据目标阻抗值及焊盘大小和既定参数，计算焊盘下方挖空层数来满足阻抗要求；
3、参考平面不完整：调整走线或平面，保证目标阻抗线参考平面完整；
4、板与板间连接扣合处：针对有阻抗信号的连接器或接插件，尽量采用选用扣合阻抗匹配或无损的连接器或接插件；
5、线宽超过工艺要求：比较经典的是假八层案例，原有的环境下要达到目标阻抗，线宽超出最小线宽制程能力，通过增加介质厚度，线宽增加来满足制作；  

最近公司在设计背板，阻抗突变的地方有以下几处：
1.pressfit 引脚孔处，需要适当挖空，尽量把阻抗升上去(和过孔的优化方式一样，过孔中间是空的，而pressfit   引脚孔到时候是要插入引脚针的);
2.ac耦合电容的焊盘需要合理设计大小，隔层挖空;
3.差分过孔需要挖空，回流地孔位置需要仿真 

在 PCB 设计中，常见的阻抗不连续的地方包括：

    1. 过孔：过孔是连接不同层的金属导通孔，会导致信号路径中的阻抗不连续。

    2. 线宽变化：线路宽度的改变会引起阻抗的变化。

    3. 拐角：线路的拐角处会产生阻抗不连续。

    4. 不同层的转接：PCB 中的不同层之间的转接也可能导致阻抗不连续。

    5.封装造成的阻抗变化

    为了优化这些阻抗不连续的问题，可以采取以下设计方法：

    1.   过孔优化：使用合适尺寸的过孔，并尽量减少过孔数量。在高速信号路径中，可以使用盲孔或埋孔来减少过孔对阻抗的影响。仿真反焊盘尺寸的影响，伴地孔的影响。

    2. 线宽渐变：在线路宽度变化的地方，采用渐变的方式过渡，以减少阻抗突变。

    3. 拐角处理：使用圆角或斜角来替代直角拐角，以减小阻抗不连续。

    4. 层间转接优化：计算不同层的走线线宽。使用阻抗匹配的转接结构，如使用同轴连接器或渐变线，来减小层间阻抗的不连续。

    5.封装的焊盘加大会引起阻抗变小，将相邻地层挖空以增大阻抗。封装的焊盘和扇出方式用仿真优化。    

@ 太阳

常见的阻抗不连续的地方有：1、过孔换层处，2、参考层跨分割处3、连接器处4、焊盘处。优化方法有：1、换层旁边打地孔。2、调整走线或铜皮，使参考层完整，或者在跨分割处加缝补电容。3、连接器处关键信号加大与铜皮的间距。4、焊盘下隔层参考。 

阻抗不连续的地方及优化方法。
1.    不同层的转换：确保层间的过渡平滑，合理设置过孔的位置和参数，减小层间阻抗差异
2.    过孔：过孔的存在会导致信号传输路径的突变，引起阻抗变化。应该适当的减小过孔尺寸，对过孔进行背钻以去除多余的   stub，采用合适的过孔工艺。
3. 线宽变化：线路宽度突然改变会影响阻抗的一致性。应该尽量避免不必要的线宽变化，如需变化则采用渐变方式。
4. 优化电源和地平面：确保电源和地平面的完整性和合理性，避免跨分割
5. 优化封装或焊盘：选择合适的封装，必要时焊盘可做隔层参考。
6. 采用仿真工具：在设计前期通过仿真软件对 PCB 进行阻抗仿真分析，提前发现可能存在的阻抗不连续问题并进行优化。  

@ 晨光

阻抗不连续的地方有：1、器件焊盘的部分，因为器件的引脚与走线线宽不同切一般阻抗线宽比焊盘管脚小很多，焊盘过大阻抗过小。2、走线打孔换层的过孔，过孔会导致参考层的铜皮避让，信号通过过孔这段的阻抗也是不连续的。3、相邻层的参考平面不完整，阻抗也会不连续。

设计优化方法：1、高速信号例如PCIE的焊盘会做焊盘相邻层挖空，隔层参考，减小由于信号从管脚出来导致的阻抗突变。2、信号少打过孔，最好打孔换层的过孔靠近信号焊盘，这样走线中间的大部分能保证阻抗连续。3、相邻层的参考平面完整，特别得注意铜皮已经信号距离过孔的间距，保证参考平面的完整。 

@ 轻描淡写

在PCB设计中常见的阻抗不连续的地方一般有差分过孔，AC耦合电容，连接器管脚处等，差分过孔通过仿真确定孔的大小，过孔之间的间距，差分过孔的反焊盘等。AC耦合电容通过在电容的相邻层挖空来处理，这个挖空区域大小也可以通过三维仿真软件来模拟。连接器管脚处也需要挖空处理，这个可以先咨询连接器厂家或拿到连接器的三维模型也可以通过仿真来确定。 

@ Alan

1.走线：ddr走线容性补偿  ddr的端接   高速线射频线倒弧
2.焊盘：大焊盘是否隔层参考
3.过孔：背钻 或者走线尽量减小残桩 反焊盘的大小 无功焊盘是否去掉
4.平面：参考完整不要跨分割  

@ Larson

阻抗不连续经常出现在：
封装引脚(解决：焊盘下挖空，隔层参考)，过孔(解决：消除无功能焊盘，优化回流地孔，优化焊盘与同层平面间距，优化孔径，盘径)，串联或者并联的阻容焊盘(解决：焊盘下挖空，隔层参考)，跨平面处(解决：尽量参考完整平面，或者加跨接电容)。 

@ Ben

阻抗不连续点及优化:
1.bga过孔区域:尽量少穿该区域，或者走小间距，使其到参考边缘更远
2.换层过孔:优化回流地孔的距离，反焊盘大小，孔径大小，甚至是换层深度。
3.器件焊盘位置:主要是通过挖相邻参考层优化。
4.耦合电容:其实基本也是焊盘引起的，主要是优化焊盘位置的阻抗。
5.连接器:根据信号速率，特征阻抗选择合适的。建模仿真优化。 

@ Trunktren

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注