ADC采样精度对于实时控制系统性能至关重要，怎么知道设计的ADC采样电路参数是合理的？或者说如果发现ADC的采样不准了，可能的原因有哪些？
ADC串扰是首先要考虑的其中一个因素，特别是对于实时控制系统中输入信号变化较大的情况。
接下来介绍SAR型ADC工作的基本原理，ADC串扰产生的原因，以及如何合理设计电路参数，满足实时控制的精度要求。
SAR型ADC工作过程分为采样保持和转换编码两个阶段，如下面SAR ADC的框图，对于一个ADC通道，内部有两个切换开关S1和 S2，首先S1会先闭合，S2断开，这时外部电路对ADC模块的内部RC电路进行充电或放电，直到电容上Ch上的电压与外部输入电压信号一致 。
这个充放电过程需要足够长的时间，以确保内部电容电压与外部输入信号电压的误差足够小，通常可以把误差设计在1/2LSB之内，软件可以设置这个采样保持的时间，这个过程结束后就进入转换编码阶段，即S2闭合，S1断开。
转换编码是将采样保持阶段的模拟电压信号转换为数字编码的过程，这个过程类似物体称重，首先你会把物体放在平衡称的左边盘子上，然后在右边盘子逐步加砝码进行比较，假定额定重量为Vref，先加一半额定重量的砝码Vref/2，如果物体比较重，记录为1，物体比较轻，就记录为0，并且拿掉这个砝码，然后继续加Vref/4重的砝码做比较，重复上面步骤，直到比较到最小的砝码Vref/N，平衡称达到两边平衡。
SAR ADC的工作原理类似，它会把模拟输入的电压信号依次与很多不同的参考电压信号比较，即依次与Vref/2、Vref/2±Vref/4、Vref/2±Vref/4±Vref/8……电压进行比较，当输入信号电压大于参考电压，比较器输出1，反之输出0，根据这种方式不断比较输出，这样SAR ADC就能将模拟信号转换为数字信号。
对于MCU的ADC模块，当采样多路ADC通道时，是通过内部切换开关进行切换，依次顺序采样这些不同的ADC通道，而这些通道共用了ADC内部的采样保持电路，因此如果采样保持时间不够长，将导致该次ADC通道的采样值受到上一个其他ADC通道输入电压的影响而采样不准。
这个误差是不能通过over-sampling过采样求平均的方法完全消除，只能通过合理设计ADC输入电路，设置合适的采样保持时间。
上面电路是ADC内部的简单模型，其中：Rs，Cs是外部的RC滤波电路，Ron, Ch是ADC内部的RC滤波电路，N为ADC的位数，Cp是寄生输入电容，一般跟外部滤波电容Cs相比较小，计算时候也可以忽略。
整个电路的RC滤波时间常数为：
调节误差为1/2LSB所需要的时间常数个数为：
计算所需要的采样保持时间为：
由上面公式可知，对于所需要的采样保持时间影响最大的参数是滤波电容Cs，其他Ron，Cp，Ch都是固定参数，而Cs和采样保持时间T的关系并非线性变化的，例如按照上面模型的参数计算，所需要的采样保持时间T与Cs的容值变化关系如下图所示：
一开始随着电容Cs增大，所需要的采样保持时间T是跟着增大的，但增大到较大值时，比如几十nF级别，采样保持时间T又迅速下降，因此滤波电容Cs的容值设计，要么设计比较大，要么设计小一些，这样即采样保持时间较短也能保持足够的采样精度。
外部采样电路分为带运放的电路和不带运放的电路，对于外部的带运放的电容，不能设计很大的电容，因为会对运放工作的稳定性产生不利影响，而对于不带运放的电阻分压电路，则需要选择较大的滤波电容，大到采样仅靠该电容的电荷量就可以在采样保持阶段有足够的采样精度，而无需外部电路的电荷量的及时补充。
通常可以设计Cs 为Ch的20倍，这样在采样充放电过程中，滤波电容Cs上的电压大概有5%的变化，这个变化需要靠运放电路能够及时充放电调节，在采样保持时间之内，把电压误差调整到1/2LSB。
例如对于F280049的ADC，从芯片手册可以得到Ch=12.5pF，Ron=500Ω，Cp=12.7pF，N=12。
则Cs=20*Ch = 250pF.
可以计算调节误差为1/2LSB所需要的时间常数的数量为：
=5.97
根据手册要求，ADC最小的采样保持时间为75ns，这里可以通过软件设置为100ns，即T=100ns.
则RC滤波的时间常数为：
ns
根据之前公式可以反推外部滤波电阻Rs的值:
= 500Ω
运放的增益带宽积一般设计RC滤波频率的四倍，即GBW=4*1/(2π*τ）= 4.4MHz，选择增益带宽积为4.4MHz以上的运放。
为了节省成本，有些输入信号变化没那么大的场合，特别是对一些直流电压的采样，往往省去了运放电路，Cs电容需要设计足够大，才能确保采样有足够高的精度。
为了0.5LSB的调节误差，可以按照下面公式计算Cs电容大小：
对于12位的ADC，Ch是Cs的 1/ 倍，这个该怎么理解呢？假设Cs是4096ml的水桶，而Ch是0.5ml的小杯子，水从水桶Cs流到Ch的空杯子，Cs上的水也就大概减少0.5ml左右，波动在0.5ml之内，仍然在可接受的误差范围之内。
对于电量也是同样道理，如果电容Cs足够大，Cs上本身的电荷量就足够给Cp充放电，引起的电压波动也就是在0.5LSB误差范围之内，此时不管外部滤波Rs电阻多大，都能满足采样精度的要求。
RC滤波的带宽设计需要根据输入信号频率和PWM开关的频率综合确定，比如PWM的开关频率为10KHz，可以选择RC截止频率为PWM频率的1/10，也就是fc=1KHz，以滤除PWM开通关掉引起的噪音干扰。
因此R=1/(2π*Cs*fc) = 1.55KΩ，可以选择附近阻值合适的电阻，如果是有多个并联的电阻，则R值应等于多个电阻并联之后的值。
ADC采样保持时间不够会导致ADC通道间串扰的产生，影响采样精度，由于闭环实时控制的要求，ADC采样时间不是越大越好，因此需要合理的设计外围ADC采样电路，针对带运放的电路和不带运放的电路两种情况，选择不同的滤波参数，保证采样精度的要求。
本文转自：知乎，作者福思摩尔，谢谢作者。
6月20日-21日将在上海举办一期高级电源管理芯片设计课程，本课程将讲述电源管理电路中最常见的模块LDO和DC-DC的相关知识、设计技巧和前沿揭秘，包括模拟LDO，数字LDO，电感型DC-DC，电容型DC-DC和最近关注度很高的混合型DC-DC。
--点击图片即转至课程页面
7月16日-17日将在上海举办一期高级数模转换器（ADC）课程，本次课程首先深入探讨大规模时间交织 ADC 的交织器拓扑结构，探讨非理想情况、设计注意事项、建模技术和详细案例研究。随后，特别关注对高性能大规模 TI ADC 至关重要的外设块的设计挑战和解决方案，包括输入缓冲器和参考缓冲器。此外，还研究了极限采样器、残差放大器和时钟等关键 SAR ADC 块，通过全面的案例研究介绍了基本概念和先进技术。
今天小编带来了：ISSCC2024套餐，里面有文章、Short Course、PPT、Tutorial等，同学可以拿回去自己学习研究。
ISSCC2024完整资料领取方式如下
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货！《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体（Fairchild）的故事!
58、帮助你了解 SerDes！
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课：ISSCC 2022-高速/高性能数据转换器系列1（Prof. Boris Murmann）
15、免费公开课：ISSCC 2022-高速/高性能数据转换器系列2（Dr. Gabriele Manganaro）
16、免费公开课：ISSCC 2022-高速/高性能数据转换器系列3（Prof. Pieter Harpe）
17、免费公开课：ISSCC 2022-高速/高性能数据转换器系列4（Prof. Nan Sun）
点击下方“公众号”，关注更多精彩
半导体人才招聘服务平台
