低压差线性稳压器(LDO)是一种用于调节较高电压输入产生的输出电压的简单方法。在大多数情况下，低压降稳压器都易于设计和使用。然而，现代应用包括各种各样的模拟和数字系统，这些系统和工作条件将决定哪种LDO最适合相关电路，因此，我们需要关注LDO的决定性因素
什么是降压？
压降电压VDO是指为实现正常稳压，输入电压VIN必须高出所需输出电压VOUT(nom)的最小压差。请参见公式1：VIN³ VOUT(nom) + VDO
如果VIN低于此值，线性稳压器将以压降状态工作，不再调节所需的输出电压。在这种情况下，输出电压将等于 VIN减去压降电压的值（公式2）: VOUT(dropout)= VIN – VDO
如何选择合适的封装？
选择LDO时要考虑的最重要特性之一是其热阻(RθJA)。RθJA呈现了LDO采用特定封装时的散热效率。RθJA值越大，表示此封装的散热效率越低，而值越小，表示器件散热效率越高。封装尺寸越小，RθJA值通常越大。
根据封装不同而具有不同的热阻值，例如：小外形晶体管(SOT)-23(2.9mm x 1.6mm) 封装的热阻为205.9°C/W；而SOT-223(6.5mm x 3.5mm) 封装的热阻为53.1°C/W。这意味着每消耗1W功率，温度就会升高205.9°C或53.1°C。
建议LDO工作结温介于-40°C至125°C之间；您可以在器件数据表中查看这些值。
这些建议的温度表示器件，将按数据表中“电气特性”表所述工作。可以使用公式TJ= TA + (RqJA ´ PD ) 确定哪种封装将在适当的温度下工作。
接下来我们将介绍有助于最大程度地减少热量的一些提示和技巧：
增大接地层、VIN和VOUT接触层的尺寸
当功率耗散时，热量通过散热焊盘从LDO散出；因此，增大印刷电路板(PCB)中输入层、输出层和接地层的尺寸将会降低热阻。接地层通常尽可能大覆盖PCB上未被其他电路迹线占用的大部分区域。该尺寸设计原则是由于许多元件都会生成返回电流，并且需要确保这些元件具有相同的基准电压。最后，接触层有助于避免可能会损害系统的压降。大的接触层还有助于提高散热能力并最大限度地降低迹线电阻。增大铜迹线尺寸和扩大散热界面可显著提高传导冷却效率。
在设计多层PCB时，采用单独的电路板层（包含覆盖整个电路板的接地层）通常是个不错的做法。这有助于将任何元件接地而不需要额外迹线。元件引脚通过电路板上的孔直接连接到包含接地平面的电路板层。
如果PCB上的其他发热器件与LDO的距离非常近，则可能会影响LDO的温度。为避免温度上升，请确保将LDO放在尽可能远离发热器件的位置。
对于特定应用，可以通过许多方法实现高效、尺寸适当且成本低的散热解决方案。关键在于早期设计阶段为确保所有选件都可用而需要考虑的各种注意事项。对于散热而言，选择适合的元件并不是一项简单的任务，但选用适合的器件和技术将有助于设计过程成功完成。
静态的定义为“非活动或休眠的状态或阶段”。因此，静态电流IQ是系统处于待机模式且在轻载或空载条件下所消耗的电流。静态电流通常会与关断电流相混淆，关断电流是指设备处于关闭状态但系统仍与电池相连的情况下所消耗的电流。不过，这两种参数在任何电池电流消耗低的设计中都很重要。
静态电流适用于大多数集成电路(IC)设计，其中放大器、升降压转换器和低压降稳压器(LDO)都会影响消耗的静态电流量。当LDO完全运行时，可采用公式1计算其功耗：
PD=(VIN-VOUT)x IOUT+(VINxIQ)
例如，如果需要使用静态电流为0.05mA的LDO，在输出电流为200mA的情况下将4.2V电压降至1.8V，在公式1中输入上述数字所得的功耗(PD)为：
PD=(4.2-1.8)x.2+(4.2x.00005)PD=480.21mW
当应用切换至待机模式或进入轻载状态时，静态电流对功耗的影响将显著增大。继续之前的示例，如果IOUT显著降低（例如100µA），则PD将为：
PD=(4.2-1.8)x.0001+(4.2x.00005)PD=.45mW
在此示例中，静态电流几乎贡献了50%的功耗。
您可能会想，“这并没有浪费太多电量”。但对于大部分时间都处于待机或关机模式的应用，情况会怎么样呢？智能手表、健身追踪器、甚至手机中的一些模块常常会处于上述一种状态。对于健身追踪器而言，若显示屏未一直处于运行状态，则意味着其系统始终处于待机模式，等待被唤醒。这表示用于稳压的LDO的静态电流将对电池寿命产生重大影响。
空间限制和电池寿命
随着消费趋势继续向小型和轻型消费产品的方向发展，工程师面临着在保持或延长电池寿命的同时减小电池尺寸的挑战。大多数情况下，电池是设计中最大且最重的部件；但是，您并不希望缩小电池的物理尺寸，因为这可能会减少电池容量、缩减电池寿命。因此，所有其他板载器件都必须尽可能采用小尺寸。
PSRR是一个常见技术参数，在许多LDO数据表中都会列出。它规定了特定频率的交流元件从LDO输入衰减到输出的程度。公式1将PSRR表示为：
公式表明衰减程度越高，以分贝表示的PSRR值将越大。（某些供应商采用负号来表示衰减，而大多数供应商，包括TI在内，却并非如此。）
在数据表的电气特性表中，常常可以找到在120Hz或1kHz频率下规定的PSRR。但是，单独使用此参数可能无法确定给定的LDO是否满足具体的滤波要求。下面，对原因进行具体说明。
假设将12V电压轨调节至4.3V的直流/直流转换器。后面连接了LDO，这是一款PSRR值较高的LDO，用于调节3.3V电压轨。4.3V电压轨上因开关生成的纹波为±50mV。LDO的PSRR将确定在LDO的输出端剩余的纹波量。
为确定衰减程度，首先必须了解出现纹波的频率。假设此示例中对应的频率为1MHz，因为此值正好处于常见开关频率范围的中间。可以看到，在120Hz或1kHz下指定的PSRR值对此分析没有任何帮助。相反，您必须参考下图中的PSRR图
在以下条件下，1MHz时的PSRR指定为45dB。
IOUT = 150mA
VIN - VOUT = 1V
COUT = 1μF
假设这些条件与具体的应用条件相符。在此情况下，45dB相当于178的衰减系数。可以预计，输入端的±50mV纹波在输出端将被降至±281μV。
但是，假设您更改了条件并决定将VIN- VOUT减小到250mV，以便更有效地进行调节。那么，您需要参考图3中的曲线：
可以看到，如果保持所有其他条件不变，1MHz时的PSRR减小到23dB，即衰减系数为14。这是因为互补金属氧化物半导体CMOS)导通元件进入三极管（或线性）区，即，随着VIN- VOUT的值接近压降电压，PSRR开始降低。（请记住，压降电压是输出电流及其他因素的函数。因此，较低的输出电流会降低压降电压，有助于提高PSRR。）
更改输出电容器的电容值也会产生影响，如图4所示。
将输出电容器的电容值从1μF提高到10μF时，尽管VIN- VOUT的值仍然为250mV，1MHz时的PSRR将增大到42dB。曲线中的高频峰已向左移动。这是由于输出电容器的阻抗特性导致的。通过适当调整输出电容值，可以调整或增大衰减程度，以便与特定开关噪声频率保持一致。
6月20日-21日将在上海举办一期高级电源管理芯片设计课程，本课程将讲述电源管理电路中最常见的模块LDO和DC-DC的相关知识、设计技巧和前沿揭秘，包括模拟LDO，数字LDO，电感型DC-DC，电容型DC-DC和最近关注度很高的混合型DC-DC。
--点击图片即转至课程页面
7月16日-17日将在上海举办一期高级数模转换器（ADC）课程，本次课程首先深入探讨大规模时间交织 ADC 的交织器拓扑结构，探讨非理想情况、设计注意事项、建模技术和详细案例研究。随后，特别关注对高性能大规模 TI ADC 至关重要的外设块的设计挑战和解决方案，包括输入缓冲器和参考缓冲器。此外，还研究了极限采样器、残差放大器和时钟等关键 SAR ADC 块，通过全面的案例研究介绍了基本概念和先进技术。
今天小编带来了：ISSCC2024套餐，里面有文章、Short Course、PPT、Tutorial等，同学可以拿回去自己学习研究。
ISSCC2024完整资料领取方式如下
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货！《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体（Fairchild）的故事!
58、帮助你了解 SerDes！
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课：ISSCC 2022-高速/高性能数据转换器系列1（Prof. Boris Murmann）
15、免费公开课：ISSCC 2022-高速/高性能数据转换器系列2（Dr. Gabriele Manganaro）
16、免费公开课：ISSCC 2022-高速/高性能数据转换器系列3（Prof. Pieter Harpe）
17、免费公开课：ISSCC 2022-高速/高性能数据转换器系列4（Prof. Nan Sun）
点击下方“公众号”，关注更多精彩
半导体人才招聘服务平台
