今日碎碎念
真觉得课程群里，大家是藏龙卧虎般的存在。而且，因为群里的朋友们，工作上的方向可能都不太相同，各有专攻。所以，要是有人在群里问问题，通常会有高人在下面解答。
这个时候，我一般就是默默的爬楼。不过，几乎所有时候，我都是默默的爬楼。
一方面呢，是因为我是一个非常内向的人，用现在流行的话，就是i人。我在所有的群里，基本都不会主动说话，包括在自己的课程群里。
我有多i呢？我举个例子。
如果我手机中有一个陌生来电，要是队友在旁边，我就会把电话递给他，让他帮我接；如果队友没在，我大概率就会忽略掉，除非这个电话打来第二次；小概率的时候会自己接，一般是自身能量比较足。
另一方面呢，是因为我99%的东西都了解的不深入，有时候甚至不了解。射频相关的知识点太多了，然后每个知识点再往下挖，又深不见底。唉。
今日正文
(1) ADC的硬件设计
想要保证ADC的性能能够发挥出来，在做ADC硬件设计的时候，需要注意一些事项。
从顶层看，ADC可以看作三个输入，一个输出。三个输入分别为ADC输入端的信号，ADC的时钟信号，ADC的电源输入。
所以，在设计的时候，需要控制好这三个输入口输入信号的质量。
这是硬件设计上的一些考虑项。
不过，在使用ADC之前，最好还是能够了解一下采样定理。
(2) 采样定理
理想采样，就是用冲激函数的周期序列来对输入模拟信号x(t)进行采样，得到采样后的信号，如下图所示。
看蓝色区域的采样后的频谱，你会发现，虽然频谱每隔fs会周期性的复制，但是，采样后的频谱，在-fs/2~fs/2范围内，与原始模拟信号的频谱一样。也就是说，采样得到的数字信号保留着模拟信号的信息。
实际ADC的采样过程，可以描述为采样和保持(sampling and holding)，会和理想采样有一点点差别。
(3) 过采样
如果采样是过采样的话，采样频率需要满足fs>=2*fmax，这样的话，才能保证采样后的信号不会发生混叠，如下图所示。
所以，我们在链路设计时，需要在ADC前面加一个抗混叠滤波器，保证fs≥2*fmax。
在超外差接收机中，不管有没有镜像干扰，都需要加一个镜像抑制滤波器，ADC前面的抗混叠滤波器也有点这个意思。
不管有没有带外信号，都需要加抗混叠滤波器，因为ADC前级链路放大后的热噪声，也会混叠到带内，影响ADC的输出SNR。
(4) 欠采样
采样，除了过采样之外，还有一个欠采样。
过采样的时候，需要fs>2*fmax。欠采样，是说fs
那什么是奈奎斯特域呢？
假设采样率为fs，那么DC~fs/2，称为第一奈奎斯特域；fs/2~fs，称为第二奈奎斯特域；fs~1.5fs称为第三奈奎斯特域，依次类推。
欠采样时，要求采样率能满足两个要求，即：
其实这两个条件，联合起来，就是告诉你说，你的被采样信号的频段需要在同一个奈奎斯特域上，不要超过这个域，也不要跨域，并且最好处在一个奈奎斯特域的中间。
这个靠近中间的话，抗混叠滤波器也好做一点，如果偏向一边，那对滤波器一边的抑制度，就要求太高了。
今年打算做2件事。
① 板级低噪放课程(149元)：
打算做板级低噪放设计课程，课程内容，打算是从原理图+版图仿真开始，然后画板，然后投产+调测。
价格的话是149元，如果前期报过系统课程的话，则优惠50元，为99元。
②芯片LNA共学营(3999元,可流片封装)：
这个项目主打自己学习为主，外援老师教授为辅助。 报名的号友，都会在一个群里，学习主要是靠自学。我每天会花四个小时左右在芯片学习上。因此我会列出每周自己的学习计划，以及给出自己的学习心得。号友可以参考我的计划，也可以遵照自己的计划进行。中间，会请老师进行辅导和答疑，大概会进行三次左右。
共学营开营后，会设置一个流片的deadline（目前打算设置在一年左右），需要在这个deadline之前把版图准备好，大家一起流片。
价格是3999元。
你有意愿报名的话，可以加我微信，说明一下意向，并注明是对板级有趣，还是芯片级的有兴趣。说明意向的时候，不用付费，等我差不多规划完，确认开班了，我再统一拉群。
完结接收机课程吆喝处哈(已在平台上购买的同学，加我微信，领课件资料哈！)
想了解接收机的底层理论知识，可以选择这门课；
想了解ADS的系统仿真，可以选择这门课；
想了解SystemVue的系统仿真，可以选择这门课。
想报名的同学，可以海报底部扫码哈！
☜左右滑动查看更多
Slide for more photos
