答题|PCIe系统阻抗控制85还是100的验证

大家的回答都很积极，也有一定的道理。

综合大家的回答，大部分的意见都是倾向高速差分直接简单粗暴按照100ohm的标准来控制，还有一部分的意见是参考协议或者芯片手册要求来，下面说下我们的意见或者建议。

在我们长期的实践来看，目前主要的做法是优先参考芯片手册或者协议的要求来控制阻抗，但很多时候涉及到比较复杂的系统，如首尾芯片要求的阻抗不一致，中间经过多个连接器等，这样就需要综合以系统的角度来考虑阻抗设计了，以反射最小的方式为原则，所以就需要综合整个布线通道，包括芯片要求，过孔，线路及连接器，cable等，尽量权衡一下他们之间的匹配性，如果芯片要求85，连接器又是100，这个时候就可以考虑折中一下，可以按照92ohm来进行阻抗设计，同时对于过孔来说92ohm相对100ohm又比较好实现，尤其是BGA及连接器区域的孔，阻抗太大很多过孔实现起来就很困难，此时又增加了阻抗不连续的地方。所以综合来看，对于多个系统的互联，我们现在也比较倾向阻抗稍微往低做一点，比如按照92或者95ohm来设计。

当然如果是芯片及所有的中间通路包括连接器都是100ohm，那还是可以按照100ohm来进行设计的，尤其是有些实测连接器的阻抗高于100ohm时，所以很多设计并不是完全不变或者100%肯定的，尤其在SI领域，永远流传着这句话：“It depends!”有条件的话还是仿真看看。

谢谢大家的持续关注，这是个开放式的回答，也是送分题。

看配合哪家芯片，配合intel芯片的，无脑全链路85就行了。 

从系统的角度来看，本质上要保证整个链路的阻抗连续性。子卡、背板、连接器的阻抗要统筹考虑，统一起来，尽量缩小阻抗偏差。最好往标准上靠，也便于系统的兼容性和可扩展。连接点处的阻抗匹配做好，该仿真仿真。

阻抗小，驱动能力会大一些。我觉得100挺好，大家都用一百，不要搞的太复杂不好么。如果想增加驱动，那就整预加重或者均衡就好了嘛 

在系统设计中，高速差分走线的阻抗选择通常取决于多个因素，包括信号完整性、传输线损耗、阻抗匹配等，较低的阻抗可能有助于减少信号反射和失真，提高信号完整性。

然而较低的阻抗可能需要更严格的制造要求和更高成本的材料。此外，系统中的其他组件和连接器也可能对阻抗选择有限制。如果系统中其他部分的阻抗已经确定为   100ohm，那么与之匹配可能是更合适的选择，以避免不必要的阻抗不连续和信号损耗 

@ 太阳

1,直接100ohm好,如果做不到,保证阻抗变化浮动最小。从pcb设计的角度来讲，走线最好都用1002.PCB是中间传输通道，与RX和TX的阻抗保持一致 

我觉得还是直接100ohm好，大部分高速连接器的差分阻抗都是100欧，这样便于阻抗一致性的设计和控制。当然协议有严格规定的除外，基本原则是阻抗不能突变。 

@ 涌

理论上来讲，三块板的走线和四个连接器阻抗最好一致，当做不到一致时，保证阻抗变化浮动最小。从pcb设计的角度来讲，走线最好都用100，信号线单一，好处理，不容易出错。（啥90的usb，120的can,485都换成100才好） 

@ Ben

85一般都是主板，90-100小卡使用的多。小卡要是有芯片就按芯片的要求来。 

@ 廖进涛

常规的差分线直接按100Ω控制，方便不同环节进行阻抗匹配，有特别要求的如PCIeGen3以上，按85控制，也能降低点损耗 

@ 风

一般的差分信号还是都按100欧姆来控制的，除非芯片有特殊的阻抗匹配要求  

@ 轻描淡写

CEM规范里给了阻抗的规范吧，3.0后面的基本都是差分85Ω了，不然自己做子卡或主板，怎么去匹配其他厂家的主板和子卡呢？不过有的厂家就是不按标准做也没办法啊  

@ 城南旧事轩

从系统的角度来看，高速差分走线首先需要按照芯片的要求来，如果芯片没有要求，就按Spec来，总体上尽量保持整个链路上阻抗基本保持一致，不会发现阻抗突变为原则吧。

@ Alan

没有那么细分，直接上100，除非芯片有特殊说明要求 

@ Jamie

看实际应用决定，如果过接插件和同一个板上情况不一样的，理想情况就是三者相近，最好就是三者参数要来，仿真一下。做成相近的 

@ 哄哄

阻抗突变会带来信号损失，尽量保证链路上阻抗变化小就行了。芯片有要求的就按照芯片要求，没要求的就按照协议，什么都没有的就差分100单端50 

@ 毕简子

整个链路阻抗全部一致才是最好，PCB是中间传输通道，与RX和TX的阻抗保持一致 

@ Jaye

高速差分走线把阻抗尽快控制到一个标准好，上下不超过6ohm(根据速率高低加严和放宽)，这样的反射相对来说对更小，回损更高，插损没有谐振。

@ 莫克

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注