在开始之前，我们先回顾一下DC-DC降压转换器的电路：
了解您面临的设计权衡非常重要。
为了帮助您，我开发了降压设计中“什么影响什么”的矩阵：
主要的权衡是电感（与 k 因子成反比，即峰峰值与平均电感电流之比）、输出电容和开关频率的选择，以实现足够的纹波和瞬态响应。
设计人员绝对应该利用稳压器 IC 制造商的设计工具来确定元件值并进行电路仿真。
确保电容器在工作频率下具有电容，并了解其自谐振频率在哪里。
陶瓷在宽频率范围内表现良好，但电容相对较低。通常，一种电容器类型无法覆盖整个频率范围，必须并联使用两种类型（例如陶瓷电容器和电解电容器），并且陶瓷电容器更靠近电路。
施加偏置电压后，电容器也会损失大量额定电容。
在第三方制造的带有微小、未标记元件的 PCB 上，您必须相信电路板填充器安装了正确的元件。确保您的信任没有被放错地方。
如果您已将芯片发送给制造商进行故障分析，请不要等待结果。如今芯片的质量水平非常高，而且芯片不太可能是坏的。该分析也需要一些时间。与此同时，您可能会发现真正的问题。
如果您使用的是数字芯片，请验证您更改的设置实际上已写入芯片中，而不仅仅是写入 GUI 中。
在没有用示波器验证的情况下，不要假设直流电压是稳定的。
测量纹波的过程涉及很多内容，而执行该过程的适当设备非常昂贵。虽然最好使用精美的差分探头，但您也可以使用单端探头 - 只需确保地线非常短并连接到V out旁边。
使用 1x 探针（您可以自己构建）。10 倍探头不具备您所需的灵敏度。
高频尖峰通过电感器的寄生电容耦合到输出。您可能需要减慢上部 MOSFET 的开启速度，以减少底部 MOSFET 的振铃或dv/dt杂散开启，尽管这会降低效率。
输入电容比输出电容更难理解，但可能需要它来满足输入噪声要求并确保您的电路不会缺乏电流。
输入电容器具有较大的纹波电流，在 50% 占空比时达到峰值，产生热量并缩短电容器的使用寿命。确保电流在其规格范围内。当您在 中添加更多并联C时，需要进行一个基本权衡，因为不断降低的 ESR 将导致更高的纹波电流和更多的热量。为了真正降低输入纹波电流，您可能需要串联电感器。
随着占空比越高，从C in汲取的电流也越高，从而导致芯片上的V in压降更多 — 如果V in已经很低，因为您更接近达到较低的V in限制，则这一点变得很重要 — 您可能需要在这些情况下添加C。
了解电流路径和高电流环路最小化的基础知识。学校教授了很多有关前向电路路径的知识，但对返回路径却一无所知，返回路径显示为完美的接地符号！进行布局，使返回电流可以遵循其自然路径（最小化环路）。
保持电源路径电感较低。通过它们的脉冲电流会产生电压尖峰和辐射 EMI。高功率过孔是可以的，但应该了解它们的特性。
了解电路节点的阻抗水平并相应地保护它们。例如，误差放大器的求和节点具有高阻抗并且对噪声敏感——将其隔离并使其变小。
尊重模拟、数字和电源接地之间的划分，并提供自然的返回路径。星形接地可避免通过与敏感低电平电路共享的接地路径运行大的脉冲电流。
确保遵守热降额曲线——在高温下，最大电流和功耗总是从“标题”值降低。
确保引脚电压永远不会超出工作规格，无论是引脚对地还是引脚对引脚。例如，在其引脚对地规范内为一个引脚通电，但违反其引脚对引脚规范而对不同引脚进行供电可能会烧毁芯片。
注意控制器芯片的最小/最大可控打开和关闭时间，并确保您的操作不会太接近其限制。
6月20日-21日将在上海举办一期高级电源管理芯片设计课程，本课程将讲述电源管理电路中最常见的模块LDO和DC-DC的相关知识、设计技巧和前沿揭秘，包括模拟LDO，数字LDO，电感型DC-DC，电容型DC-DC和最近关注度很高的混合型DC-DC。
--点击图片即转至课程页面
今天小编带来了：ISSCC2024套餐，里面有文章、Short Course、PPT、Tutorial等，同学可以拿回去自己学习研究。
ISSCC2024完整资料领取方式如下
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货！《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体（Fairchild）的故事!
58、帮助你了解 SerDes！
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课：ISSCC 2022-高速/高性能数据转换器系列1（Prof. Boris Murmann）
15、免费公开课：ISSCC 2022-高速/高性能数据转换器系列2（Dr. Gabriele Manganaro）
16、免费公开课：ISSCC 2022-高速/高性能数据转换器系列3（Prof. Pieter Harpe）
17、免费公开课：ISSCC 2022-高速/高性能数据转换器系列4（Prof. Nan Sun）
点击下方“公众号”，关注更多精彩
半导体人才招聘服务平台
