CSI总线介绍与优势
CSI总线是一项用于将图像传感器与处理器连接的并行通信接口，在工业自动化、能源电力、智慧医疗等领域得到广泛应用，具备了高带宽，开发难度低和低成本优点。
国产ARM + FPGA架构介绍与优势
近年来，随着中国新基建和中国制造2025规划的不断推进，单ARM处理器已经越来越难以满足工业现场的功能需求。尤其是在能源电力、工业控制和智慧医疗等行业，对于多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO以及高速数据并行处理等特定功能的需求日益增长。因此，ARM + FPGA架构的处理器平台在市场上受到越来越多的欢迎。
图2
创龙科技SOM-TLT3F是一款基于全志科技T3四核ARM Cortex-A7处理器和紫光同创Logos PGL25G/PGL50G FPGA设计的异构多核全国产工业核心板。该处理器平台的ARM Cortex-A7处理单元主频高达1.2GHz。该核心板所有元器件均采用国产工业级方案，国产化率达到100%。
全志T3是一款准车规级芯片，采用四核ARM Cortex-A7架构，主频高达1.2GHz。它支持双路网口、八路UART、SATA大容量存储接口，并且能够同时支持4路显示、GPU以及1080P H.264视频硬件编解码。此外，创龙科技已在T3平台上适配了国产嵌入式系统翼辉SylixOS，实现了软硬件的真正国产化。
紫光同创Logos PGL25G/PGL50G FPGA在工业领域有着广泛的应用，并且与国外竞争对手的产品兼容。由于价格低廉、质量稳定、开发环境易用等优点，受到了工业用户的广泛好评
国产ARM + FPGA的CSI通信案例介绍
本章节主要介绍全志科技T3与紫光同创Logos基于CSI的ARM + FPGA通信方案，使用的硬件平台为：创龙科技TLT3F-EVM工业评估板。
为了简化描述，正文仅摘录方案功能描述与测试结果。
该案例实现T3(ARM Cortex-A7)与FPGA的CSI通信功能。案例使用的CSI0总线，最高支持分辨率为1080P@30fps，数据位宽为8bit，如下图所示。CSI0理论传输带宽为：1920 x 1080 x 8bit x 30fps ≈ 59MB/s。
图4
图5 功能框图
案例测试演示
将CSI_PCLK设置为65MHz，测试数据写入FIFO的时钟FIFO_WR_CLK设置为59MHz。由于FPGA端需将数据写入FIFO再从FIFO读出后发送，每一行与每一帧之间的间隔时间会受FIFO写入的速率影响，因此CSI通信的实际理论传输带宽应为：(59MHz x 8bit / 8)MB/s = 59MB/s。而如图所示，本次实测速率约为52.4MB/s，误码率为0，接近理论通信速率。
图7
如需选购T3/A40i+FPGA工业核心板，欢迎登录创龙科技天猫旗舰店：tronlong.tmall.com
T3/A40i技术交流群：535860770
Logos交流群：311416997、101245165，欢迎加入！
