一、差分放大电路的缺点，你知道几个？
话不多说，直接干货，图1是差分放大电路的基本结构，由一个运算放大器和4个外围匹配电阻组成，常用来进行电流检测或差分信号放大，差分放大器有几个固有的弊端，如果不了解这些弊端，将影响我们的电路设计，看看这些弊端，你知道几个？（本文整理自看海的原创视频课程《运放秘籍》第二部：仪表放大器专项，详见后文）差分放大器的输入阻抗非常低，这与它的匹配电阻相关，而且差分放大器两个输入端的阻抗并不对称。怎么计算两个输入端的输入阻抗呢？
如图1 中，计算Vi-的输入阻抗时，我们只看Vi-，忽略Vi+，参考图2 左图。此时的电路是一个反相放大的结构，由《运放秘籍》前期课程可知，反相放大电路的输入阻抗就约等于输入电阻R1。
计算Vi+的输入阻抗时，我们只看Vi+，忽略Vi-，参考图2 右图。此时的电路类似一个同相放大的结构，Vi+是被R1和R2分压后再被同相放大的，Vi+经过R1和R2到地，因此，Vi+的输入阻抗大约是电阻(R1+R2)的值。我们做下输入阻抗的仿真，见图3 ，Vi-的输入阻抗是1KΩ，Vi+的输入阻抗是11KΩ，与我们前文分析的一致，详细仿真方法参考《运放秘籍》完整内容。差分放大器的输入阻抗不但低，而且两个输入端的阻抗并不对称，如果连接到差分放大器的信号源的两个引脚源阻抗不匹配，也会降低CMRR，这就是差分放大电路的二：共模抑制比低。3、差分放大器弊端二：共模抑制比低
差分放大器最完美的状态是图1电路中的两个R1完全相等、两个R2完全相等，然而，我们无法找到两个阻值一模一样的电阻，常见的电阻也有1%的误差。这会使得电阻失配，将大大降低共模抑制比CMRR。图4 中，我们简单体会下差分放大器的CMRR，左边仿真图中，电阻是完全匹配的，输入的共模信号是0.1V@50Hz，此时输出是10uV，也就是说0.1V的共模输入信号被转换成了10uV的输出信号（虚拟运放模型的CMRR是100dB），换句话说就是，在外围电阻完全匹配的情况下，差分放大器的CMRR并不是无穷大，这受限于运算放大器。
图4 差分放大CMRR与电阻失配
而图4右图中，我们只把其中的一个电阻，按照最大误差1%从1KΩ改成了1.01KΩ，则在相同共模输入的情况下，输出变成了大约1000uV，是左图的10uV的100倍。这就是电阻失配，将降低共模抑制比，使得抑制共模干扰的能力大大降低。能不能增加差分放大电路的输入阻抗和共模抑制比？于是，就有了经典的3运放仪表放大器。在模拟电路领域，[差分放大器]与[仪表放大器]扮演着至关重要的角色，它们在多种应用场合中发挥着关键作用。但是，在课堂上或工作中，许多教师、学生以及工程技术人员对这些电路只了解个大概，但对于深入的技术细节可能掌握不足。这种状况可能会影响到电路的抗干扰性能，造成较大的噪声干扰，或者引起信号的严重失真。
我的视频课程《运放秘籍》第二部：仪表放大器专项，专门针对上述问题进行系统性讲解。以电流检测为起点，引入差分放大器的两个重大缺点，拓展到提高输入阻抗、提高共模抑制比的策略，引入仪表放大器。
扫码进群
和看海一对一交流
以下是课程安排
本课程将全面介绍仪表放大器的性能指标，并通过直流与交流仿真实践，深入理解仪表放大器的关键参数，包括压摆率、反馈回路、增益、电源抑制比、共模抑制比、钻石图以及噪声等方面。课程中将分析实际电路设计中的典型误区，着重讲解电路设计的关键点，实现理论与实践相结合的闭环学习体验，以达到对仪表放大器知识的系统掌握。
1、你会学到什么
熟悉Multisim仿真软件的操作技巧；
掌握进行交流分析、瞬态分析、噪声测试以及交互式模拟的技能；
能够将ADI、Ti的运算放大器模型嵌入到Multisim环境中；
掌握差分放大电路的关键应用技术；
了解如何有效提升差分放大电路的共模抑制比和输入阻抗；
学习仪表放大器的关键应用准则；
熟练掌握仪表放大器的各项参数，并能够进行相应的仿真操作；
深刻理解并能够运用钻石图的分析方法；
为用户提供专业的交流群和知识圈答疑服务，支持私下提问或公开讨论
2、课程截图：
工程师看海，硬件专家，《运放秘籍》系列视频创作者、畅销书《硬件设计指南 从器件认知到手机基带设计》作者，前小米硬件工程师，国际人类脑图谱会员，985毕业，多次参与千万级别项目研发，任职世界500强，知乎、CSDN、电子星球知名博主。专注于硬件、软件设计分享，前沿技术剖析。
扫码进群
和看海一对一交流
