LDO基础（二）-LDO的压降Vdrop

原创硬件之路学习笔记 2024-03-16 23:38 2186浏览 0评论 0点赞

双天线智能切换+多协议并发传输方案详解 一键掌控复杂射频环境的秘密武器

本文简介

主要内容

什么是LDO的压降？
LDO的压降如何产生？
如何降低LDO的压降？

领取资料：关注并后台回复：粉丝群

正文

什么是压降？

压降电压 Vdrop 是指为实现正常稳压，输入电压 VIN 必须高出所需输出电压 VOUT的最小压差。

压降在数据手册中如何体现?

以经典LDO AMS1117-3.3为例，在数据手册中其Vdrop电压在0.8A时为1.1V，意味着想要输获得3.3V-0.8A的功率输出，在不考虑温度等其他影响条件下，VIN至少要等于3.3+1.1=4.4V。

TI的LM1117的Vdrop曲如下图，可以看出压降基本在0.8V以上。

而TI的LP5907作为超低压降LDO，其Vdop曲线如下图，在其满负载250mA时其压降也仅仅为130mA，适合在低压场合使用。

此外，还有其他因素影响压降，如下图，相同负载下，温度越高，压降Vdrop越大。

决定压降的因素是什么？

输出电流是Vdrop的一大影响因素，但其决定因素是LDO 的架构。为说明原因，我们分别介绍PMOS结构LDO与NMOS型LDO，并对比其工作情况。

图2 PMOS型LDO

PMOS型号LDO稳压输出原理：当Vout小于Vref+(1+R1/R2)，即FB小于Vref，运放VP小于VN，运放输出电压Vg减小，Vin不变，即Vs不变，则|Vgs|=|Vg-Vs|增大，所以MOS的Vds减小，Vout=VIN-Vds增大，产生了负反馈；反过来同理。

因为运放输出电压最低是0V，所以VGS最大值为VIN-0=VIN，即Vds有限小，Vdrop就等于Vds，这就是PMOS的Vdrop有限小的原因。同时，当输出电流增大时，Vgs也需等大，依旧是同样的原因，输出电流也有限大。为什么数据手册上给的Vdrop要限制输出电流为0.8A？正是由于输出电流和Vdrop都受运放最小输出电压限制。

同时由于VGS的最大值等于VIN，所以PMOS型LDO在大电压输入的场合更能获得低的Vdrop。