点击蓝字 关注我们
IGBT和碳化硅（SiC）模块的开关特性受到许多外部参数的影响，例如电压、电流、温度、栅极配置和杂散元件。本系列文章将重点讨论直流链路环路电感（DC−Link loop inductance）和栅极环路电感（Gate loop inductance）对VE‑Trac IGBT和EliteSiC Power功率模块开关特性的影响，本文为第一部分，将主要讨论直流链路环路电感影响分析。
双脉冲测试 (Double Pulse Test ，DPT) 采用不同的设置来分析SiC和IGBT模块的开关特性。如表1所示，对于直流链路环路电感影响分析，可在直流链路电容和模块之间添加母线来进行。对于栅极环路电感影响分析，如表10所示，在栅极驱动板和模块之间添加外部插座或电线。为了研究模块的开关特性，本次测试使用 900V、1.7mQ EliteSiC Power功率模块 (NVXR17S90M2SPC)和 750V Field Stop 4 VE－Trac Direct模块 (NVH950S75L4SPB) 作为待测器件(DUT)。
图 1. 双脉冲测试设置
表1.直流链路环路电感测试设置
本节分析不同直流链路电感对IGBT开关特性的影响。针对NVH950S75L4SPB模块，按照如下条件进行双脉冲测试。
DUT: 低边FS4 750V 950A IGBT模块 (NVH950S75L4SPB)
VDC = 400 V
IC = 600 A
VGE = +15/−8 V
RG(on) = 4.0 Q
RG(off) = 12.0 Q
Tvj= 25℃
表 1 列出了三种不同直流链路环路电感的配置，分析直流链路环路电感的影响。
图 2显示了在IGBT导通期间，不同的直流链路环路电感设置下的波形比较。总结出特性如表2所示。环路电感设置越高，感应电压 VCE 压降越高，导通 di/dt 越慢。因此，较高的环路电感可降低导通损耗，因为损耗是 VCE 和 IC 随时间变化的积分。
图 2. IGBT导通波形与直流链路环路电感(LS)的关系
表 2. IGBT导通特性对比直流链路环路电感总结
图 3显示了在IGBT关断期间，不同的直流链路环路电感下的波形比较。总结出的特性如表3所示。环路电感设置越高，在关断期间的 di/dt越慢，但由于杂散电感的影响，VCE 峰值电压会升高。因此，较高的环路电感会导致较高的关断损耗，因为损耗是 VCE 和 IC 随时间变化的积分。然而，在大电流驱动时，较高的VCE峰值电压可能会超过VCE电压击穿极限。因此，强烈建议增大关断栅极电阻RG(off)以抑制峰值电压及振荡现象。此外，严格遵循反向偏置安全工作区（RBSOA）是至关重要的系统设计因素，应当根据杂散电感和关断速度来综合考虑。
图 3. IGBT关断波形与直流链路环路电感(LS)的关系
表 3. 总结：IGBT关断特性对比直流链路环路电感
较高的直流链路环路电感，会因为导通期间产生较高的VCE压降而导致 Eon降低。从系统层面考虑，当直流链路电感较低时，必须增加RG(on)以达到相似的电磁干扰水平。
在IGBT的关断过程中，直流链路环路电感对VCE过冲电压的影响尤为显著，因为外部RG(off)电阻对关断阶段的di/dt影响并不明显。较高的VCE电压会导致反向偏置安全工作区（RBSOA）性能变差，因此需要根据直流链路环路电感来调整RG(off)以优化性能。图4展示了在IGBT导通阶段，带优化导通电阻RG(on)的情况下，在不同直流链路环路电感设置下的对比波形。由于 VF 峰值和振荡在 MHz 范围内，是主要的 EMI 噪声源之一，因此对 RG(on)进行调整，使其达到与初始 23 nH 测试设置相似的 VF 电平。因此，带有优化 RG(on)的直流链路环路电感采用较高设置，会导致较高的导通损耗Eon和较慢的 di/dt。
图 4.IGBT导通波形与带优化电阻RG(on)的直流链路环路电感的关系
表 4. 总结：IGBT导通特性与带优化电阻RG(on)的直流链路环路电感
图 5 显示了IGBT关断情况下，带优化关断电阻RG(off)的不同直流链路环路电感的对比波形。为了使VCE过冲电平与初始的 23nH 设置类似，在较环路电感设置中使用了较高的RG(off)。结果显示，较高直流链路环路电感设置导致较高的Eoff和较慢的 dV/dt。
图 5. IGBT关断波形与带优化电阻RG(off)的直流链路环路电感的关系
表 5. 总结：IGBT关断特性与带优化电阻RG(off)的直流链路环路电感
本节分析不同直流链路电感对SiC MOSFET 开关特性的影响。对NVXR17S90M2SPC模块进行双脉冲测试条件如下：
DUT: NVXR17S90M2SPC Low side
VDC = 400 V
ID = 600 A
VGS = +18/−5 V
RG(on) = 3.9 Q
RG(off) = 1.8 Q
Tvj= 25℃
图6描述了不同直流链路环路电感在SiC MOSFET导通期间的对比波形，总结特性描述如表6。较高的环路电感设置，引起较高的感应电压VDS压降和较慢的开启速度di/dt。结果显示，会导致较低的导通损耗，因为损耗是VDS和ID随时间的积分。
就二极管而言，反向恢复峰值电流之后，较高的环路电感会影响二极管峰值电压。结果显示，较高的环路电感配置会影响有快速恢复的更高的反向恢复损耗。由于迅速恢复，增加RG(on)可能需要与EMI兼容。此外，在SiC MOSFET的情况下，EMI兼容性比IGBT更关键，因为它具有更大的振荡幅度和频率，可作为噪声源工作。
图 6. SiC MOSFET导通波形与直流链路环路电感的关系
表 6. SiC MOSFET导通特性与直流链路环路电感的总结
图 7描述了不同直流链路环路电感情况下，在SiC MOSFET关断期间的对比波形，总结特性描述于下表7中。较高的环路电感设置显示关断期间di/dt 较慢，VDS峰值较高是由于电感产生的电压。结果显示，较高的环路电感会导致较高的关断损耗，因为损耗为 VDS和ID随时间的积分。然而，在大电流驱动情况下，较高的VDS峰值电压可能会超过VDS的电压限制。因此强烈建议增加RG(off)以抑制峰值电压和振荡。此外，应根据杂散电感和关断速度考虑的重要系统设计因素，是遵循反向偏置安全工作区（RBSOA）和与 EMI 法规的兼容性。
图 7.SiC MOSFET关断波形与直流链路环路电感的关系
表 7. 总结：SiC MOSFET关断特性与直流链路环路电感
较高的直流链路环路电感设置，在导通时通过较高的VDS电压降具有较低的 Eon。同时，从系统层面考虑，必须增加RG(on)以补偿VSD电压峰值/幅度和电磁干扰水平。此外，更高的VDS过压会导致RBSOA性能变差，因此需要根据 直流链路环路调整RG(off)电感设置。图8描述了带优化RG(on)的直流链路环路电感设置在SiC MOSFET导通期间的对比波形。调整RG(on)，直到它具有与初始 23nH 测试设置相似的 VSD 电平，因为VSD峰值和振荡是MHz范围内重要的EMI噪声源。因此，较高的直流链路环路电感设置显示出较高的 Eon 和较慢的 di/dt。
图 8. SiC MOSFET导通波形与带优化电阻RG(on)的直流链路环路电感的关系
表 8. SiC MOSFET导通特性与带优化电阻RG(on)的直流链路环路电感的总结
图 9描述了带优化栅极电阻RG(off)的不同直流链路环路电感在SiC MOSFET关断特性之间的对比波形。保留VDS过冲电平类似于初始23nH设置，较高RG(off)用于较高的环路电感设置。结果显示，较高的直流链路环路电感设置显示出较高的Eoff和较慢的dV/dt。
图 9. SiC MOSFET关断波形与带优化栅极电阻RG(off)的直流链路环路电感的关系
表 9. SiC 关断特性与直流链路环路电感的总结
⭐点个星标，茫茫人海也能一眼看到我⭐
