答题|深入分析时钟信号走在PCB的表层到底有什么风险？

感谢各位网友的精彩评论，以下是高速先生的一些观点：

1，经过本篇文章，大家已经了解了时钟信号的频率和它本身高速的关系，低频率的时钟也可能有着高频的分量，在设计中是值得格外注意的。

2，同时最重要的一点，高速信号虽然基频和速率都比较高，但是相比于时钟信号，频谱相对比较分散，不像时钟信号集中在奇数倍频上，能量集中而较强，因此需要各位注意时钟信号的倍频能量。

3，因此在对时钟信号的设计上，如果遇到时钟芯片的驱动上升沿比较强，幅度和频率也比较高，而产品重视EMC的话，避免长距离表层走线和回路走线，拉开与其他信号线间距，增加包地和屏蔽罩等方式是可考虑的选择，而相比之下，高速信号则优先考虑损耗情况，对板材选择，阻抗一致性这方面的要求会更关注一些，大家可以在以后的设计中去不断体会两者的差别，做到同时保证两种信号的信号质量哈！

频率大于多少的信号，是否是高速信号，要看情况。不能简单地认为高频就是高速，不能把高频和高速混为一谈。即使一个信号频率很低，如只有25MHz，也可能因为它的上升时间很陡而将其归入高速信号的范畴，应以处理高速信号的方法去处理它们。在高速设计中上升时间是衡量高速信号的一个很重要的特性。

资深EMC工程师告诉你，对于标准限值来说，，在不在表面这都不是事，只要这个时钟的回流路径上不要有对外的天线就行，比如散热器，比如靠近的usb线缆。

时钟信号和高速串行信号都属于高速数字信号，在设计是都要考虑信号的反射、串扰。。但时钟信号相对于高速串行信号来说，频谱分布更集中，更容易出现EMI问题。

时钟信号只要是上电，信号就会输出，辐射就一直存在，而且能量还很强，频谱能量集中。pcb设计的时候，最好包地，或者藏在内层，上下相临层都是地。
高速串行信号根据通信的数据情况，能量没这么集中，频谱范围相对宽，能量弱一点。设计的时候优先内层，走表层也行，毕竟他是差分信号，差分信号辐射相对所 

@ 欧阳

时钟信号是单端信号，是边沿触发，注意上升沿下降沿要单调性，不能有回沟。而高速串行信号是差分信号，更关注的眼图等。不过不管如何，都要注意其回流路径要小，尽量减小环路电感，减少串扰等影响 

就设计上来说，高速、高频、时钟等关键信号至少要有一完整的   GND   参考平面。时钟电路摆放：优先靠近使用此时钟信号的芯片放置，远离板边和敏感电路模块，所以一般设计的时钟信号短，按照我的设计习惯，如果时钟信号在表层超过500mil就要包地，减小EMI，时钟信号走在内层可以降低   PCB 的辐射。高速信号按我的要求是5G 以上的高速串行信号需同时在过孔处增加回流地过孔，相邻高速信号控至少3W。

共同点是电平变化很快。差异点是时钟信号的快主要体现在上升/下降沿，跟时钟频率没有必然的关系，而高速串行信号的快体现在高低电平的变化速度上。

共同点:上升沿都很陡，高频能量挺高，
差异点:单端时钟信号辐射强，差分时钟信号辐射稍弱，高速串行（只有差分）信号辐射最弱。从辐射上来说，差分的时钟或者高速串行信号走在内外层都可以，单端时钟信号就最好走内层了。

共同点，都需要注意抗干扰，防串扰，阻抗匹配；差异：时钟信号类似高频模拟信号，更容易辐射能量，所以一般建议走线内层，减少EMC影响；高频信号是传输速率比较快的数字信号，只要做好匹配，内外层走线都可以。 

时钟信号和高速串行信号相同在于拓扑结构的选择，阻抗匹配,信号传输距离的衰减都是要注意的，主要区别是在对待串绕的设计上，时钟信号更加注重串绕和屏蔽，因为时钟的上升时间更短，导致它的信号高频分量更多，辐射量和收影响的程度比串行信号高。

高速信号和高频信号是有区别的。如果能做到阻抗匹配，走表层和内层都可以，如果不能做到阻抗匹配，那最好走内层，减小EMC影响。

在公众号首页输入关键词：2024积分

来看看你有多少积分了~

扫码关注