芯片的电子信号的传递需要金属的参与，因此金属化是芯片制程中必不可少的步骤之一。在芯片制程中，互连代表了金属化中的连接方式。
(1)金属化的作用
1、互连作用
主要用于互连不同的电子组件，如晶体管、电阻、电容等。IC是由数亿甚至数十亿的晶体管组成，这些晶体管在硅片上并行工作。但是，这些晶体管若不能相互导通，它们就不能实现指定功能。而这些互连金属电路像是IC的血管，确保电子信号在不同组件之间的顺利传输。
化学镀是通过在含有一定量的金属离子的溶液中，在还原剂的作用下，使金属离子在晶圆表面发生氧化还原反应，将金属离子附着沉积在表面，形成致密的金属镀层。这 种方法可以使整个工艺流程在低于100℃的温度下获得具有相当良好导电性的金属导电图案，催化剂使金属离子选择性沉积在有催化剂吸附的表面上。化学镀铜一般选用能够连续进行化学沉积的金属作为催化剂，如 Pt、Pd、Au、Ag以及Cu等元素，甲醛作为还原剂，其总反应式如下：
2、真空沉积镀膜
沉积技术是一种应用极为广泛的薄膜和涂层制备技术，主要为原子层沉积 （ALD）、物 理 气 相 沉 积(PVD)和化学气相沉积（CVD）。这类技术可以快速高效的在基体表面制备高密度、强结合力的薄膜。由于其工作环境为高真空状态，可有效防止空气或其他气体对工件表面或镀层产生如氧化、腐蚀等不良影响，提高样品表面的光洁度。真空镀膜技术是一种整体性镀膜技术，不会根据区域而选择性镀膜。
物理气相沉积最早出现于20世 纪60年 代，是将原材料（靶材）通过热蒸发、溅射或通过等离子体转化为气相以磁场、电场等方式沉积并沉积在基体上，形成一层致密且均匀的薄膜或涂层。
PVD工艺分为蒸发法和溅射法。溅射沉积：使用高能离子轰击靶材料，使靶材料的原子或分子溅射并沉积到基片上；电子束蒸发：利用高能电子束加热金属，使其蒸发并沉积到基片上。
化学气相沉积是通过将原子或分子形式的反应性气体带到基体表面发生化学反应形成所需的涂层。与PVD不同，CVD 形成的薄膜或涂层相对较薄但质地非常均匀且可以非常紧固的粘附在基体表面。
3）ALD
原子层沉积本质上是CVD的一种扩展，是一种连续进行表面反应的化学气相沉积，即通过脉冲的方式将多种气体前驱体依次进入反应室并发生化学反应，该过程按照顺序不断反复进行，薄膜厚度随循环次数的增加而增加，最终形成厚度均匀、超薄且致密的薄膜。
集成电路金属互连工艺是通过光刻将淀积的金属薄膜形成布线，将内部相互隔离的器件按照一定要求连接成电路，确保芯片电信号传输。
根据最小的金属线节距， 集成电路金属互连可以分为局部互连、 中间互连和全局互连。局部互连是指在器件层进行的互连，包括栅极多晶硅和底层金属互连，通常采用最小的金属线节距以减小线条的尺寸效应；中间互连金属层的拥挤程度相对较低， 因此允许放宽金属线节距并增加金属层厚度；全局互连是集成电路芯片的顶部布线层， 主要用于电源接入和信号输入／ 输出， 通常具有较大的金属膜厚和线节距， 但需要满足与芯片外部 （即封装） 连接有关的额外要求。
1997年，IBM实现了Cu大马士革工艺，由于铜具有更好的导电性和抗电迁移特性，制作金属互连的主要材料由早期的铝换成了铜。因此，目前铜互连成为芯片互连的主流工艺。与铝互连相比，铜互连具有更好的电阻性和可靠性。然而，随着技术节点的进一步发展，电阻的尺寸效应越发明显。根据Matthiessen定律，线路电阻率由体电阻率、 表面散射和晶界散射等因素决定， 其简化的表达式为：
式中：ρtotal是总电阻率；ρ0是体电阻率；λ 是电子平均自由程；ｄ是薄膜平均厚度；ｐ 是表面散射因子；Ｄ 是平均晶粒尺寸；Ｒ 是晶界散射因子。在7nm节点之前，互连导体的体电阻率通常是确定线路电阻的主要因素。然而， 从7nm技术开始，表面散射和晶界散射变得更加重要。随着互连线宽度的减小， 铜电阻的尺寸效应导致线电阻急剧增加， 严重影响了芯片的互连性能。
典型的Cu线结构
为了增加Cu的体积分数， 大量的研究致力于减小TaN阻挡层的厚度。随着晶体管尺寸的减小， 由于PVD 存在台阶覆盖率较低和顶部悬突的问题， 原子层沉积 （ALD）/CVD开始被引入， 以提高填孔性能和减小阻挡层厚度。经过研究发现，因此，将热ALD和PVD 相结合成为保持阻挡性并减小TaN 厚度的有效方法。
对于衬垫层的尺寸微缩， 人们也进行了广泛研究。尽管ALD/CVD方法可以解决台阶覆盖率和顶部悬突问题， 但用于生长Ta薄膜的反应源十分有限。因此， 人们开始考虑其他替代材料。其中，Ru因与ALD/CVD工艺的适用性及可以在没有PVD Cu籽晶层的情况下直接镀Cu，得到了广泛关注。此外，Co也被认为可以替代Ta作为衬垫层。虽然Ru衬垫层比Co衬垫层更适合于Cu电镀填充， 但由于表面和晶界散射的原因，Ru的电阻比Co的高约10%。此外，在抗电迁移方面，也已证明Co衬垫层优于Ru衬垫层。
为了充分发挥Ru衬垫层的优势，人们开始尝试改善其抗电迁移性能。从14nm技术代开始，Co顶覆盖层已成为一种标准工艺。通过增加Co顶覆盖层的厚度， 可以明显提高Ru 衬垫层的抗电迁移性能力。但当金属的半节距减小到10nm 以下， 阻挡层／ 衬垫层的最小厚度也将达到极限。
（3）自形成阻挡层
自形成Co基阻挡层（tCoSFB）工艺是一种具有应用潜力的Cu互连拓展技术。该工艺利用掺杂在Cu籽晶层中的Mn扩散至沟槽和电介质层的界面形成阻挡层。
tCoSFB的结构和工艺流程
tCoSFB工艺的优势为：由于Co衬垫层和Ta阻挡层的厚度共1nm，可以最大限度地提高布线中Cu的横截面积， 从而获得较低的线电阻。
（4）混合金属互连工艺
通孔对于片上系统的信号传输至关重要。当通孔的底部接触面积变小时，通孔电阻会显著增加。在通孔中引入无阻挡层金属尤为重要， 可显著降低通孔电阻。混合金属互连工艺是一种先使用无阻挡层金属Ru预填充通孔， 再用Cu填充剩余面积的方法。
双金属系统中的Ｃｕ混合金属互连工艺示意图
无阻挡层金属预填充有许多优势。预填充金属将Cu大马士革阻挡层的位置从孔的底部移到顶部，减小了高深宽比(AR)通孔的填孔难度，提高了台阶覆盖率，因此可以实现更薄的阻挡层。此外， 无阻挡层金属预填充工艺可以降低通孔的电阻， 减小RC延时， 从而显著提高电路的性能。最初， 通孔预填充工艺使用Co。然而，由于Co的电迁移问题， 需要使用TiN作为阻挡层， 而Ru无需阻挡层， 通过Ru预填充， 可使通孔电阻减小40%，同时实现与现有工艺方案相匹配的抗电迁移性能。
由TCR 实验得到的Ru、Co和Cu大马士革互连线电阻与横截面积的关系
通过DME制备的Ru和空气隙半大马士革结构
近年来， 由于Cu大马士革结构的诸多限制,Ru的半大马士革工艺因其与空气隙制备良好的工艺兼容性,被作为一种工艺选择得到广泛关注。然而，并不存在一种金属互连工艺能够同时满足BEOL所有的互连要求。因此，需要根据各个金属层的功能，选择不同的金属互连工艺来实现芯片性能。
© 滤波器 微信公众号
