晶体管缩小一般用如下几种技术，值得一提的是晶体管的尺寸的缩小主要是在有两个方面，第1个方面就是提高开关的速度，第2个方面就是减小静态的电流。
下面我就在这短文里说一下两种方法:
1. Ge strained
在硅晶片中掺入一定的者会使得晶格产生改变会使得电子迁移率增加。这个方法在pmos用的很多( P mos的电子迁移率，因为是空穴迁移率低于mmos的电子迁移率，所以说如果要制造出同样性能的p mos 所以要用的面积要大于nmos的)，因为使用此技术以后电子迁移率增加就会使得制造出相同性能的晶体管的面积更小。所以这个方法就可以见效晶体管的面积。
2. high k 的电容介质参数。
通过改善栅氧层的电容介质参数, 可以改善芯片中晶体管的热载流子注入效应,从而延长芯片的使用寿命。具体原理如下:
栅极氧化层的电容: C=ç*S/D （电容公式）通过公式可以看到，如果电容介质参数增大的话，在面积不变的情况下可以增加d. 而且由公式: E=V/D可以看出,如果d增加，那么电场e会减小。电场e的减小就会载流子移动的速度就会减少热载流子注入效应，从而改善芯片的使用寿命。
C=ç*S/D这个公式可以看出来，此技术也可以用于减少栅氧层的面积。
值得一提的是还有一种low k电容介质参数的技术。这个技术主要用于改善连接线之间的电容效应, 低的k值会使得集成电容的值变小。
在这篇文章中，我简单的介绍了两种方法，在晶体管的体积缩小中经常使用的两种方法，如果你觉得本篇文章还可以的话，欢迎点赞分享，如果是你觉得有任何问题的话，欢迎私信或者评论发给我，谢谢。
