原创模拟IC论文分享--TCAS-II主编邀稿：极低抖动频率综合器的多速率时间戳建模

本论文由论坛资深版主JoyShockley（胡诣哲博士）分享在Analog IC板块。

这篇文章是胡博士团队的第二篇TCAS-II主编邀稿（第一篇邀稿 Flicker Phase Noise Tutorial 已经连续16个月TCAS-II下载量第一名）。
下载地址：

https://ieeexplore.ieee.org/document/9765581 (Open Access)

论文部分截图及摘要：



继实现振荡器闪烁相噪理论统一后，我们再次实现频率综合器的相噪理论一统。

1. 双z变量多速率时间戳建模基础


2. 极低抖动，高带宽APLL建模


3. 电荷分享锁定，注入锁定建模


4. 计算结果和时域仿真结果验证

胡博士其他论文及文章推荐：

• IEEE论文：彻底厘清振荡器中flicker noise问题

• IEEE论文|长期困扰工业界和学术界的振荡器低频相位噪声《Oscillator Flicker Phase Noise》

• IEEE JSSC论文：30GHz low-flicker noise Oscillator

• IEEE JSSC论文：一种电荷分享锁定技术与注入锁定相位噪声通论

• IEEE论文：低闪烁噪声振荡器-栅源相移技术
  

• 对芯片设计顶级期刊JSSC的大数据分析:机构贡献TOP50 中国公司无一上榜！

• 《一种基于 "2Id/gm" 的模拟集成电路设计方法学》

• 大规模数模混合电路建模验证分析：理论，方法，工具

点击阅读原文查看论文下载地址

推荐海量芯片知识宝库--EETOP论坛:  http://bbs.eetop.cn