不抖机灵!让工程师来告诉你做芯片是如何烧钱的!

原创 IC男奋斗史 2023-10-15 23:21

这是IC男奋斗史的第33篇原创

本文3742字,预计阅读8分钟。

大家应该都知道做芯片是一件非常烧钱的事情。经常看到新闻通稿,某某公司融资了xx亿,外行乍看之下觉得好多钱啊,但实际上可能只够该公司烧一年。那么做芯片到底有多烧钱?钱都花在哪哪些地方了?这篇文章杰哥将从芯片设计公司的角度切入,详细讲解芯片研发与生产的成本结构。文中有很多具体的金额数字,都是杰哥根据自己的经验估算的,可能跟实际情况存在偏差,请大家不必深究,仅供参考。文中如有错误,还请大家批评指正!

前情提示,货币单位为美元的会单独标明,没有标明货币单位的均为人民币。

芯片研发成本

芯片研发成本主要包含IP采购、前端设计、验证、DFT设计、后端设计、封装设计、回片测试以及流片8个部分费用。

IP采购是芯片研发中不可忽视的一个环节。费用模式通常分为一次性授权、产品单独授权,或者两者叠加起来。例如,手机处理器芯片、AI芯片等都需要集成CPU模块,目前国内大部分芯片设计公司都采购Arm的CPU核。

前端设计、验证、DFT设计、后端设计、封装设计支出主要以研发人员的人力投入为主,此外还包含EDA软件的使用费、FPGA和Zebu等验证平台的硬件费用。

回片测试包含测试硬件、RA实验、ATE机台使用以及研发人力投入等成本。

以手机处理器芯片或者AI芯片为例,假设前端设计+验证的时间周期为4个月,平均每个月人力投入为前端20人+验证40人,按照工程师平均每月薪资5万计算(下文所有人力投入都参考这个标准计算),人力支出约为1200万。EDA软件按照60人使用4个月计算,费用约为240万,FPGA和Zebu的硬件费用约为60万。总费用为1500万。

DFT设计+后端设计+封装设计周期为2.5个月,平均每个月人力投入为10+20+10人,人力支出为400万。EDA软件按照40个人使用2.5个月计算,约为100万。总费用为500万。

回片测试中,测试硬件包括CP测试探针卡(2pcs总共200万)、FT测试loadboard+socket+change kit(3套约50万)、SLT测试board+socket+kit(12套约60万);RA实验整体外包费用约300万;ATE机台使用费约100万;回片测试到release到生产的周期约为6个月,平均每月需要投入3个人力,总支出为90万。总计约800万。

假设AI芯片集成了4个外购IP,研发阶段IP一次性授权按照每个300万计算,总费用约为1200万。

以上研发费用总计约为4000万。

芯片设计外包模式

从前面的分析我们可以看出,芯片研发需要大量的人力投入以及不同团队的分工协作。对于初创企业来说,短期内根本无法搭建芯片研发需要的所有团队。但是为了让第一款产品尽快完成研发并发布到市场,外包出去一部分任务是一个比较好的解决方案。

通常芯片设计外包有以下几种模式:

所有的设计环节全部外包,设计公司只提供产片设计方案与需求文档。但很少有设计公司这么操作;

除了前端设计+验证外,DFT+后端+封装+回片测试全部外包出去。大部分芯片设计初创企业第一款产品都是按照这个模式;

前端+验证+DFT+后端+封装设计全部自己做,回片测试部分外包出去。有一定规模的芯片设计初创企业会选择这个模式;

前端+验证+DFT+后端+封装设计+回片测试全部自己做;

典型的外包厂商例如广东利杨、月芯科技、摩尔精英等,收费模式按照合作模式区分。以其中DFT+后端+封装设计+回片测试外包为例,基本费用约1300万。

是否外包,主要看公司规模和发展阶段。如果是初创企业的第一款芯片研发项目,由于团队研发团队建立需要时间,选择第二种模式是比较合理的。如果企业发展到一定规模,还是应该选择第三种模式或者连回片测试也自己做。

选择第二种模式的优势是,芯片设计服务公司有成熟的研发团队,可以快速支持DFT+后端+回片测试工作,比自己建立团队要节省成本与时间。劣势是合作效率没有公司内部高,供应商支持力度会直接影响项目进度。选择第三种模式的优势是,项目推动全是公司内部,团队合作效率高。劣势是需要建立完整的后端与测试团队,人力成本非常高。

芯片生产成本

芯片生产成本主要包括流片mask、晶圆、CP测试、封装、FT测试、SLT测试以及其他。

1 流片mask成本:一次性费用,按照mask层数计算

在芯片设计完成后,会生产复杂的图形文件,一般来说会有几十层到上百层。这些图形文件需要在光罩厂做Mask(掩膜版)。工艺节点越高,流片价格越贵,因为高工艺需要更多的Mask。例如在16nm制程上,需要大约60张Mask,而7nm可能就需要上百张Mask。

据统计,目前最便宜的ASIC流片成本也需要几十万一次,例如180nm的流片成本大概是50万元,55nm的成本约200万元。但是16nm的成本就飙升到了3000万-5000万元,到了7nm最低也要过亿。所以通常用“千万级乃至上亿”去形容流片成本并不为过。

由于研发阶段流片生产的芯片数量少,成百上千万的掩膜费用平摊到每个芯片来看,成本也极为高昂。但到了量产阶段,尤其是产品的出货量比较大,一次性流片费用平摊到数十万颗芯片上时,相对成本就低了很多。

另外,为了解决高昂的流片价格,业内也演变出两种流片方式,分别是Full Mask和MPW。

MPW(Multi Project Wafer)是很多小设计公司采用的流片方式。简单来说,MPW就是将多个具有相同工艺的集成电路设计放在同一硅片上流片,按面积分摊流片费用。晶圆代工厂每年会在固定时间(大多是Q4)放出次年的MPW计划表,各家公司可以根据自己的需求提供订单。通常来讲,越是先进的工艺,安排的MPW频率越高,较为成熟的工艺安排MPW的频率很低。

据晶圆厂的内部人士透露,先进工艺即55nm以下,通常FAB厂会事先将晶圆划好ABCD等多个区域并报价。各家设计公司根据自己的情况去预订一个或多个区域,同时各家公司可以进一步选择在自己区域里,放多个项目的测试片进去,这些不同的项目以不同的LOGO来区分。

Full Mask就是指整个晶圆制造过程中的全部Mask都是为某个芯片所用,显然投片的成本非常高。但是,这种方式可以将流片和后续量产缩短三个月左右时间。在与市场赛跑的过程中,更短的流片周期与生产周期都可以转化为更强的竞争力。

2 晶圆成本:按照出货片数每片计算

晶圆价格也是按照工艺节点区分的。以台积电12寸晶圆(直径300mm)为例,40nm成本每片大约在1500~2000美元,16nm成本每片大约在4000~5000美元之间,7nm成本每片大约在9300美元左右,5nm代工价格约为17000美元,3nm价格预计会达到30000美元左右。

一个FAB lot通常包含25片晶圆。每片晶圆上包含一定数量的相同的晶粒(die),die面积越大,每片wafer上的gross die数量越少,单颗芯片的成本也就越高。以12寸晶圆为例,云端AI芯片每片wafer的gross die数量从几十到几百不等,边缘端AI芯片或者手机处理器芯片每片wafer的gross die数量从几百到上千。

另外单颗芯片的成本还跟良率相关。每片wafer可以产出的良品数量=gross die数量*量产良率,这个量产良率是指CP测试良率、封装良率、FT测试良率与SLT测试良率的乘积。

不同工艺节点的产品量产良率不同,通常工艺节点越先进,良率越低。例如台积电16nm的参考良率为70%~80%之间,7nm的参考良率在20%~30%之间。

所以单颗芯片的晶圆成本 = 每片wafer的价格 / (每片wafer的gross die*量产良率)。

3 CP测试成本:按照每片wafer计算,以ATE测试机时折算成单片wafer的测试成本

以手机处理器芯片或者AI芯片为例,通常CP测试包含2道或者3道测试流程,例如CP1@25C--> CP2@0C-->CP3@85C。CP测试的成本是按照ATE机台的测试费用折算的,例如一片wafer的测试时间分贝是CP1 2hours+CP2 1.5h + CP3 1.5h,总的CP测试时间就是5h。按照ATE机台每小时100美元的使用费用,每片wafer的CP测试费用就是500美元。折算到单颗良品芯片的CP测试成本按照如下公式计算:

单颗芯片的CP测试成本 = 每片wafer的CP测试费用 / (每片wafer的gross die*量产良率)。

4 封装成本:包含基板与封装材料等,按照单颗芯片计算

芯片设计公司通常把封装包括材料与加工费用一起外包给封装厂,封装厂直接按照单颗芯片的封装费用报价。不同的芯片封装类型价格差异较大。通常封装尺寸越大,晶圆工艺越先进,封装费用越高。这是因为封装费用中占主要份额的,其实是基板。基板尺寸越大,费用越高。这是因为尺寸越大,基板消耗的材料越多,加工难度也越大。尤其是大尺寸基板也需要有很好的平整度,这个也是限制基板尺寸最重要的因素。

手机处理器芯片或AI芯片使用的封装形式通常包含FCBGA,FCCSP,CoWoS等。以FCBGA封装为例,42.5*42.5尺寸的封装费用大约在15美元,其中基板是大头,约占12美元;47.5*47.5尺寸封装的费用大约在30美元,其中基板约占25美元。

5 FT测试成本:按照ATE机时折算成单颗芯片费用

FT测试也是按照单颗芯片报价,通常FT测试包含2道或者3道测试流程,例如FT1@25C--> FT2@85C-->FT3@-40C。FT测试的成本是按照ATE机台的测试费用折算的。例如一颗芯片的测试时间分别是FT1 2min+FT2 2min+FT3 2min,总的FT测试时间就是6min,也就是说单site情况下一个小时可以测10颗。按照ATE机台每小时100美元的使用费用,每颗芯片的FT测试费用就是10美元。

6 SLT测试成本:按照handler机时费用折算成单颗芯片费用

SLT测试也是按照单颗芯片报价,通常SLT测试包含1道或者2道测试流程,例如SLT1@25C--> SLT2@85C。SLT测试的成本是按照handler机台的测试费用折算的,例如一颗芯片的测试时间分别是SLT1 20min+SLT2 10min,总的SLT测试时间就是30min。也就是说单site情况下一个小时可以测2颗芯片,如果是12个site每小时就可以测试24颗。按照handler机台每小时60美元的使用费用,每颗芯片的SLT测试费用就是2.5美元。

7 其他成本包括外观检测、包装与运输以及仓库存储等

外观检测:leadscan机台扫描,人工目检,按照单颗报价;

包装:包含tray,铝箔袋,纸盒,纸箱,干燥机,抽真空,湿度卡;

仓库存储:与库存周期相关,库存周期越长,成本越高;

通常这三项成本加起来,平均到每颗芯片的价格不会超过1美元。

以上就是一颗芯片从设计到量产投放市场加起来的所有费用。粗略算算,一亿人民币也就是洒洒水而已啦!所以,杰哥真心佩服做芯片创业的老板们,承受的压力远超其他行业,毕竟做芯片是如此地烧钱。

全文完。

IC男奋斗史 公众号“IC男奋斗史”:资深ATE测试专家,承接芯片测试外包服务。+微信号: iczhuanjia
评论
  • 在智能家居领域中,Wi-Fi、蓝牙、Zigbee、Thread与Z-Wave等无线通信协议是构建短距物联局域网的关键手段,它们常在实际应用中交叉运用,以满足智能家居生态系统多样化的功能需求。然而,这些协议之间并未遵循统一的互通标准,缺乏直接的互操作性,在进行组网时需要引入额外的网关作为“翻译桥梁”,极大地增加了系统的复杂性。 同时,Apple HomeKit、SamSung SmartThings、Amazon Alexa、Google Home等主流智能家居平台为了提升市占率与消费者
    华普微HOPERF 2025-01-06 17:23 145浏览
  • 根据Global Info Research项目团队最新调研,预计2030年全球封闭式电机产值达到1425百万美元,2024-2030年期间年复合增长率CAGR为3.4%。 封闭式电机是一种电动机,其外壳设计为密闭结构,通常用于要求较高的防护等级的应用场合。封闭式电机可以有效防止外部灰尘、水分和其他污染物进入内部,从而保护电机的内部组件,延长其使用寿命。 环洋市场咨询机构出版的调研分析报告【全球封闭式电机行业总体规模、主要厂商及IPO上市调研报告,2025-2031】研究全球封闭式电机总体规
    GIRtina 2025-01-06 11:10 104浏览
  • 本文介绍Linux系统更换开机logo方法教程,通用RK3566、RK3568、RK3588、RK3576等开发板,触觉智能RK3562开发板演示,搭载4核A53处理器,主频高达2.0GHz;内置独立1Tops算力NPU,可应用于物联网网关、平板电脑、智能家居、教育电子、工业显示与控制等行业。制作图片开机logo图片制作注意事项(1)图片必须为bmp格式;(2)图片大小不能大于4MB;(3)BMP位深最大是32,建议设置为8;(4)图片名称为logo.bmp和logo_kernel.bmp;开机
    Industio_触觉智能 2025-01-06 10:43 87浏览
  • 彼得·德鲁克被誉为“现代管理学之父”,他的管理思想影响了无数企业和管理者。然而,关于他的书籍分类,一种流行的说法令人感到困惑:德鲁克一生写了39本书,其中15本是关于管理的,而其中“专门写工商企业或为企业管理者写的”只有两本——《为成果而管理》和《创新与企业家精神》。这样的表述广为流传,但深入探讨后却发现并不完全准确。让我们一起重新审视这一说法,解析其中的矛盾与根源,进而重新认识德鲁克的管理思想及其著作的真正价值。从《创新与企业家精神》看德鲁克的视角《创新与企业家精神》通常被认为是一本专为企业管
    优思学院 2025-01-06 12:03 119浏览
  • 村田是目前全球量产硅电容的领先企业,其在2016年收购了法国IPDiA头部硅电容器公司,并于2023年6月宣布投资约100亿日元将硅电容产能提升两倍。以下内容主要来自村田官网信息整理,村田高密度硅电容器采用半导体MOS工艺开发,并使用3D结构来大幅增加电极表面,因此在给定的占位面积内增加了静电容量。村田的硅技术以嵌入非结晶基板的单片结构为基础(单层MIM和多层MIM—MIM是指金属 / 绝缘体/ 金属) 村田硅电容采用先进3D拓扑结构在100um内,使开发的有效静电容量面积相当于80个
    知白 2025-01-07 15:02 76浏览
  • 这篇内容主要讨论三个基本问题,硅电容是什么,为什么要使用硅电容,如何正确使用硅电容?1.  硅电容是什么首先我们需要了解电容是什么?物理学上电容的概念指的是给定电位差下自由电荷的储藏量,记为C,单位是F,指的是容纳电荷的能力,C=εS/d=ε0εrS/4πkd(真空)=Q/U。百度百科上电容器的概念指的是两个相互靠近的导体,中间夹一层不导电的绝缘介质。通过观察电容本身的定义公式中可以看到,在各个变量中比较能够改变的就是εr,S和d,也就是介质的介电常数,金属板有效相对面积以及距离。当前
    知白 2025-01-06 12:04 173浏览
  • 大模型的赋能是指利用大型机器学习模型(如深度学习模型)来增强或改进各种应用和服务。这种技术在许多领域都显示出了巨大的潜力,包括但不限于以下几个方面: 1. 企业服务:大模型可以用于构建智能客服系统、知识库问答系统等,提升企业的服务质量和运营效率。 2. 教育服务:在教育领域,大模型被应用于个性化学习、智能辅导、作业批改等,帮助教师减轻工作负担,提高教学质量。 3. 工业智能化:大模型有助于解决工业领域的复杂性和不确定性问题,尽管在认知能力方面尚未完全具备专家级的复杂决策能力。 4. 消费
    丙丁先生 2025-01-07 09:25 83浏览
  • By Toradex 秦海1). 简介嵌入式平台设备基于Yocto Linux 在开发后期量产前期,为了安全以及提高启动速度等考虑,希望将 ARM 处理器平台的 Debug Console 输出关闭,本文就基于 NXP i.MX8MP ARM 处理器平台来演示相关流程。 本文所示例的平台来自于 Toradex Verdin i.MX8MP 嵌入式平台。  2. 准备a). Verdin i.MX8MP ARM核心版配合Dahlia载板并
    hai.qin_651820742 2025-01-07 14:52 48浏览
  • PLC组态方式主要有三种,每种都有其独特的特点和适用场景。下面来简单说说: 1. 硬件组态   定义:硬件组态指的是选择适合的PLC型号、I/O模块、通信模块等硬件组件,并按照实际需求进行连接和配置。    灵活性:这种方式允许用户根据项目需求自由搭配硬件组件,具有较高的灵活性。    成本:可能需要额外的硬件购买成本,适用于对系统性能和扩展性有较高要求的场合。 2. 软件组态   定义:软件组态主要是通过PLC
    丙丁先生 2025-01-06 09:23 85浏览
  •     为控制片内设备并且查询其工作状态,MCU内部总是有一组特殊功能寄存器(SFR,Special Function Register)。    使用Eclipse环境调试MCU程序时,可以利用 Peripheral Registers Viewer来查看SFR。这个小工具是怎样知道某个型号的MCU有怎样的寄存器定义呢?它使用一种描述性的文本文件——SVD文件。这个文件存储在下面红色字体的路径下。    例:南京沁恒  &n
    电子知识打边炉 2025-01-04 20:04 100浏览
  • 每日可见的315MHz和433MHz遥控模块,你能分清楚吗?众所周知,一套遥控设备主要由发射部分和接收部分组成,发射器可以将控制者的控制按键经过编码,调制到射频信号上面,然后经天线发射出无线信号。而接收器是将天线接收到的无线信号进行解码,从而得到与控制按键相对应的信号,然后再去控制相应的设备工作。当前,常见的遥控设备主要分为红外遥控与无线电遥控两大类,其主要区别为所采用的载波频率及其应用场景不一致。红外遥控设备所采用的射频信号频率一般为38kHz,通常应用在电视、投影仪等设备中;而无线电遥控设备
    华普微HOPERF 2025-01-06 15:29 131浏览
  • 根据环洋市场咨询(Global Info Research)项目团队最新调研,预计2030年全球无人机锂电池产值达到2457百万美元,2024-2030年期间年复合增长率CAGR为9.6%。 无人机锂电池是无人机动力系统中存储并释放能量的部分。无人机使用的动力电池,大多数是锂聚合物电池,相较其他电池,锂聚合物电池具有较高的能量密度,较长寿命,同时也具有良好的放电特性和安全性。 全球无人机锂电池核心厂商有宁德新能源科技、欣旺达、鹏辉能源、深圳格瑞普和EaglePicher等,前五大厂商占有全球
    GIRtina 2025-01-07 11:02 71浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦