不抖机灵!让工程师来告诉你做芯片是如何烧钱的!

原创 IC男奋斗史 2023-10-15 23:21

这是IC男奋斗史的第33篇原创

本文3742字,预计阅读8分钟。

大家应该都知道做芯片是一件非常烧钱的事情。经常看到新闻通稿,某某公司融资了xx亿,外行乍看之下觉得好多钱啊,但实际上可能只够该公司烧一年。那么做芯片到底有多烧钱?钱都花在哪哪些地方了?这篇文章杰哥将从芯片设计公司的角度切入,详细讲解芯片研发与生产的成本结构。文中有很多具体的金额数字,都是杰哥根据自己的经验估算的,可能跟实际情况存在偏差,请大家不必深究,仅供参考。文中如有错误,还请大家批评指正!

前情提示,货币单位为美元的会单独标明,没有标明货币单位的均为人民币。

芯片研发成本

芯片研发成本主要包含IP采购、前端设计、验证、DFT设计、后端设计、封装设计、回片测试以及流片8个部分费用。

IP采购是芯片研发中不可忽视的一个环节。费用模式通常分为一次性授权、产品单独授权,或者两者叠加起来。例如,手机处理器芯片、AI芯片等都需要集成CPU模块,目前国内大部分芯片设计公司都采购Arm的CPU核。

前端设计、验证、DFT设计、后端设计、封装设计支出主要以研发人员的人力投入为主,此外还包含EDA软件的使用费、FPGA和Zebu等验证平台的硬件费用。

回片测试包含测试硬件、RA实验、ATE机台使用以及研发人力投入等成本。

以手机处理器芯片或者AI芯片为例,假设前端设计+验证的时间周期为4个月,平均每个月人力投入为前端20人+验证40人,按照工程师平均每月薪资5万计算(下文所有人力投入都参考这个标准计算),人力支出约为1200万。EDA软件按照60人使用4个月计算,费用约为240万,FPGA和Zebu的硬件费用约为60万。总费用为1500万。

DFT设计+后端设计+封装设计周期为2.5个月,平均每个月人力投入为10+20+10人,人力支出为400万。EDA软件按照40个人使用2.5个月计算,约为100万。总费用为500万。

回片测试中,测试硬件包括CP测试探针卡(2pcs总共200万)、FT测试loadboard+socket+change kit(3套约50万)、SLT测试board+socket+kit(12套约60万);RA实验整体外包费用约300万;ATE机台使用费约100万;回片测试到release到生产的周期约为6个月,平均每月需要投入3个人力,总支出为90万。总计约800万。

假设AI芯片集成了4个外购IP,研发阶段IP一次性授权按照每个300万计算,总费用约为1200万。

以上研发费用总计约为4000万。

芯片设计外包模式

从前面的分析我们可以看出,芯片研发需要大量的人力投入以及不同团队的分工协作。对于初创企业来说,短期内根本无法搭建芯片研发需要的所有团队。但是为了让第一款产品尽快完成研发并发布到市场,外包出去一部分任务是一个比较好的解决方案。

通常芯片设计外包有以下几种模式:

所有的设计环节全部外包,设计公司只提供产片设计方案与需求文档。但很少有设计公司这么操作;

除了前端设计+验证外,DFT+后端+封装+回片测试全部外包出去。大部分芯片设计初创企业第一款产品都是按照这个模式;

前端+验证+DFT+后端+封装设计全部自己做,回片测试部分外包出去。有一定规模的芯片设计初创企业会选择这个模式;

前端+验证+DFT+后端+封装设计+回片测试全部自己做;

典型的外包厂商例如广东利杨、月芯科技、摩尔精英等,收费模式按照合作模式区分。以其中DFT+后端+封装设计+回片测试外包为例,基本费用约1300万。

是否外包,主要看公司规模和发展阶段。如果是初创企业的第一款芯片研发项目,由于团队研发团队建立需要时间,选择第二种模式是比较合理的。如果企业发展到一定规模,还是应该选择第三种模式或者连回片测试也自己做。

选择第二种模式的优势是,芯片设计服务公司有成熟的研发团队,可以快速支持DFT+后端+回片测试工作,比自己建立团队要节省成本与时间。劣势是合作效率没有公司内部高,供应商支持力度会直接影响项目进度。选择第三种模式的优势是,项目推动全是公司内部,团队合作效率高。劣势是需要建立完整的后端与测试团队,人力成本非常高。

芯片生产成本

芯片生产成本主要包括流片mask、晶圆、CP测试、封装、FT测试、SLT测试以及其他。

1 流片mask成本:一次性费用,按照mask层数计算

在芯片设计完成后,会生产复杂的图形文件,一般来说会有几十层到上百层。这些图形文件需要在光罩厂做Mask(掩膜版)。工艺节点越高,流片价格越贵,因为高工艺需要更多的Mask。例如在16nm制程上,需要大约60张Mask,而7nm可能就需要上百张Mask。

据统计,目前最便宜的ASIC流片成本也需要几十万一次,例如180nm的流片成本大概是50万元,55nm的成本约200万元。但是16nm的成本就飙升到了3000万-5000万元,到了7nm最低也要过亿。所以通常用“千万级乃至上亿”去形容流片成本并不为过。

由于研发阶段流片生产的芯片数量少,成百上千万的掩膜费用平摊到每个芯片来看,成本也极为高昂。但到了量产阶段,尤其是产品的出货量比较大,一次性流片费用平摊到数十万颗芯片上时,相对成本就低了很多。

另外,为了解决高昂的流片价格,业内也演变出两种流片方式,分别是Full Mask和MPW。

MPW(Multi Project Wafer)是很多小设计公司采用的流片方式。简单来说,MPW就是将多个具有相同工艺的集成电路设计放在同一硅片上流片,按面积分摊流片费用。晶圆代工厂每年会在固定时间(大多是Q4)放出次年的MPW计划表,各家公司可以根据自己的需求提供订单。通常来讲,越是先进的工艺,安排的MPW频率越高,较为成熟的工艺安排MPW的频率很低。

据晶圆厂的内部人士透露,先进工艺即55nm以下,通常FAB厂会事先将晶圆划好ABCD等多个区域并报价。各家设计公司根据自己的情况去预订一个或多个区域,同时各家公司可以进一步选择在自己区域里,放多个项目的测试片进去,这些不同的项目以不同的LOGO来区分。

Full Mask就是指整个晶圆制造过程中的全部Mask都是为某个芯片所用,显然投片的成本非常高。但是,这种方式可以将流片和后续量产缩短三个月左右时间。在与市场赛跑的过程中,更短的流片周期与生产周期都可以转化为更强的竞争力。

2 晶圆成本:按照出货片数每片计算

晶圆价格也是按照工艺节点区分的。以台积电12寸晶圆(直径300mm)为例,40nm成本每片大约在1500~2000美元,16nm成本每片大约在4000~5000美元之间,7nm成本每片大约在9300美元左右,5nm代工价格约为17000美元,3nm价格预计会达到30000美元左右。

一个FAB lot通常包含25片晶圆。每片晶圆上包含一定数量的相同的晶粒(die),die面积越大,每片wafer上的gross die数量越少,单颗芯片的成本也就越高。以12寸晶圆为例,云端AI芯片每片wafer的gross die数量从几十到几百不等,边缘端AI芯片或者手机处理器芯片每片wafer的gross die数量从几百到上千。

另外单颗芯片的成本还跟良率相关。每片wafer可以产出的良品数量=gross die数量*量产良率,这个量产良率是指CP测试良率、封装良率、FT测试良率与SLT测试良率的乘积。

不同工艺节点的产品量产良率不同,通常工艺节点越先进,良率越低。例如台积电16nm的参考良率为70%~80%之间,7nm的参考良率在20%~30%之间。

所以单颗芯片的晶圆成本 = 每片wafer的价格 / (每片wafer的gross die*量产良率)。

3 CP测试成本:按照每片wafer计算,以ATE测试机时折算成单片wafer的测试成本

以手机处理器芯片或者AI芯片为例,通常CP测试包含2道或者3道测试流程,例如CP1@25C--> CP2@0C-->CP3@85C。CP测试的成本是按照ATE机台的测试费用折算的,例如一片wafer的测试时间分贝是CP1 2hours+CP2 1.5h + CP3 1.5h,总的CP测试时间就是5h。按照ATE机台每小时100美元的使用费用,每片wafer的CP测试费用就是500美元。折算到单颗良品芯片的CP测试成本按照如下公式计算:

单颗芯片的CP测试成本 = 每片wafer的CP测试费用 / (每片wafer的gross die*量产良率)。

4 封装成本:包含基板与封装材料等,按照单颗芯片计算

芯片设计公司通常把封装包括材料与加工费用一起外包给封装厂,封装厂直接按照单颗芯片的封装费用报价。不同的芯片封装类型价格差异较大。通常封装尺寸越大,晶圆工艺越先进,封装费用越高。这是因为封装费用中占主要份额的,其实是基板。基板尺寸越大,费用越高。这是因为尺寸越大,基板消耗的材料越多,加工难度也越大。尤其是大尺寸基板也需要有很好的平整度,这个也是限制基板尺寸最重要的因素。

手机处理器芯片或AI芯片使用的封装形式通常包含FCBGA,FCCSP,CoWoS等。以FCBGA封装为例,42.5*42.5尺寸的封装费用大约在15美元,其中基板是大头,约占12美元;47.5*47.5尺寸封装的费用大约在30美元,其中基板约占25美元。

5 FT测试成本:按照ATE机时折算成单颗芯片费用

FT测试也是按照单颗芯片报价,通常FT测试包含2道或者3道测试流程,例如FT1@25C--> FT2@85C-->FT3@-40C。FT测试的成本是按照ATE机台的测试费用折算的。例如一颗芯片的测试时间分别是FT1 2min+FT2 2min+FT3 2min,总的FT测试时间就是6min,也就是说单site情况下一个小时可以测10颗。按照ATE机台每小时100美元的使用费用,每颗芯片的FT测试费用就是10美元。

6 SLT测试成本:按照handler机时费用折算成单颗芯片费用

SLT测试也是按照单颗芯片报价,通常SLT测试包含1道或者2道测试流程,例如SLT1@25C--> SLT2@85C。SLT测试的成本是按照handler机台的测试费用折算的,例如一颗芯片的测试时间分别是SLT1 20min+SLT2 10min,总的SLT测试时间就是30min。也就是说单site情况下一个小时可以测2颗芯片,如果是12个site每小时就可以测试24颗。按照handler机台每小时60美元的使用费用,每颗芯片的SLT测试费用就是2.5美元。

7 其他成本包括外观检测、包装与运输以及仓库存储等

外观检测:leadscan机台扫描,人工目检,按照单颗报价;

包装:包含tray,铝箔袋,纸盒,纸箱,干燥机,抽真空,湿度卡;

仓库存储:与库存周期相关,库存周期越长,成本越高;

通常这三项成本加起来,平均到每颗芯片的价格不会超过1美元。

以上就是一颗芯片从设计到量产投放市场加起来的所有费用。粗略算算,一亿人民币也就是洒洒水而已啦!所以,杰哥真心佩服做芯片创业的老板们,承受的压力远超其他行业,毕竟做芯片是如此地烧钱。

全文完。

IC男奋斗史 公众号“IC男奋斗史”:资深ATE测试专家,承接芯片测试外包服务。+微信号: iczhuanjia
评论
  • 1,微软下载免费Visual Studio Code2,安装C/C++插件,如果无法直接点击下载, 可以选择手动install from VSIX:ms-vscode.cpptools-1.23.6@win32-x64.vsix3,安装C/C++编译器MniGW (MinGW在 Windows 环境下提供类似于 Unix/Linux 环境下的开发工具,使开发者能够轻松地在 Windows 上编写和编译 C、C++ 等程序.)4,C/C++插件扩展设置中添加Include Path 5,
    黎查 2025-02-28 14:39 140浏览
  • 振动样品磁强计是一种用于测量材料磁性的精密仪器,广泛应用于科研、工业检测等领域。然而,其测量准确度会受到多种因素的影响,下面我们将逐一分析这些因素。一、温度因素温度是影响振动样品磁强计测量准确度的重要因素之一。随着温度的变化,材料的磁性也会发生变化,从而影响测量结果的准确性。因此,在进行磁性测量时,应确保恒温环境,以减少温度波动对测量结果的影响。二、样品制备样品的制备过程同样会影响振动样品磁强计的测量准确度。样品的形状、尺寸和表面处理等因素都会对测量结果产生影响。为了确保测量准确度,应严格按照规
    锦正茂科技 2025-02-28 14:05 134浏览
  • 在物联网领域中,无线射频技术作为设备间通信的核心手段,已深度渗透工业自动化、智慧城市及智能家居等多元场景。然而,随着物联网设备接入规模的不断扩大,如何降低运维成本,提升通信数据的传输速度和响应时间,实现更广泛、更稳定的覆盖已成为当前亟待解决的系统性难题。SoC无线收发模块-RFM25A12在此背景下,华普微创新推出了一款高性能、远距离与高性价比的Sub-GHz无线SoC收发模块RFM25A12,旨在提升射频性能以满足行业中日益增长与复杂的设备互联需求。值得一提的是,RFM25A12还支持Wi-S
    华普微HOPERF 2025-02-28 09:06 143浏览
  • RGB灯光无法同步?细致的动态光效设定反而成为产品客诉来源!随着科技的进步和消费者需求变化,电脑接口设备单一功能性已无法满足市场需求,因此在产品上增加「动态光效」的形式便应运而生,藉此吸引消费者目光。这种RGB灯光效果,不仅能增强电脑周边产品的视觉吸引力,还能为用户提供个性化的体验,展现独特自我风格。如今,笔记本电脑、键盘、鼠标、鼠标垫、耳机、显示器等多种电脑接口设备多数已配备动态光效。这些设备的灯光效果会随着音乐节奏、游戏情节或使用者的设置而变化。想象一个画面,当一名游戏玩家,按下电源开关,整
    百佳泰测试实验室 2025-02-27 14:15 137浏览
  •           近日受某专业机构邀请,参加了官方举办的《广东省科技创新条例》宣讲会。在与会之前,作为一名技术工作者一直认为技术的法例都是保密和侵权方面的,而潜意识中感觉法律有束缚创新工作的进行可能。通过一个上午学习新法,对广东省的科技创新有了新的认识。广东是改革的前沿阵地,是科技创新的沃土,企业是创新的主要个体。《广东省科技创新条例》是广东省为促进科技创新、推动高质量发展而制定的地方性法规,主要内容包括: 总则:明确立法目
    广州铁金刚 2025-02-28 10:14 103浏览
  • 美国加州CEC能效跟DOE能效有什么区别?CEC/DOE是什么关系?美国加州CEC能效跟DOE能效有什么区别?CEC/DOE是什么关系?‌美国加州CEC能效认证与美国DOE能效认证在多个方面存在显著差异‌。认证范围和适用地区‌CEC能效认证‌:仅适用于在加利福尼亚州销售的电器产品。CEC认证的范围包括制冷设备、房间空调、中央空调、便携式空调、加热器、热水器、游泳池加热器、卫浴配件、光源、应急灯具、交通信号模块、灯具、洗碗机、洗衣机、干衣机、烹饪器具、电机和压缩机、变压器、外置电源、消费类电子设备
    张工nx808593 2025-02-27 18:04 120浏览
  • 更多生命体征指标风靡的背后都只有一个原因:更多人将健康排在人生第一顺位!“AGEs,也就是晚期糖基化终末产物,英文名Advanced Glycation End-products,是存在于我们体内的一种代谢产物” 艾迈斯欧司朗亚太区健康监测高级市场经理王亚琴说道,“相信业内的朋友都会有关注,最近该指标的热度很高,它可以用来评估人的生活方式是否健康。”据悉,AGEs是可穿戴健康监测领域的一个“萌新”指标,近来备受关注。如果站在学术角度来理解它,那么AGEs是在非酶促条件下,蛋白质、氨基酸
    艾迈斯欧司朗 2025-02-27 14:50 400浏览
  •         近日,广电计量在聚焦离子束(FIB)领域编写的专业著作《聚焦离子束:失效分析》正式出版,填补了国内聚焦离子束领域实践性专业书籍的空白,为该领域的技术发展与知识传播提供了重要助力。         随着芯片技术不断发展,芯片的集成度越来越高,结构也日益复杂。这使得传统的失效分析方法面临巨大挑战。FIB技术的出现,为芯片失效分析带来了新的解决方案。它能够在纳米尺度上对芯片进行精确加工和分析。当芯
    广电计量 2025-02-28 09:15 116浏览
  • 一、VSM的基本原理震动样品磁强计(Vibrating Sample Magnetometer,简称VSM)是一种灵敏且高效的磁性测量仪器。其基本工作原理是利用震动样品在探测线圈中引起的变化磁场来产生感应电压,这个感应电压与样品的磁矩成正比。因此,通过测量这个感应电压,我们就能够精确地确定样品的磁矩。在VSM中,被测量的样品通常被固定在一个震动头上,并以一定的频率和振幅震动。这种震动在探测线圈中引起了变化的磁通量,从而产生了一个交流电信号。这个信号的幅度和样品的磁矩有着直接的关系。因此,通过仔细
    锦正茂科技 2025-02-28 13:30 100浏览
  • 在2024年的科技征程中,具身智能的发展已成为全球关注的焦点。从实验室到现实应用,这一领域正以前所未有的速度推进,改写着人类与机器的互动边界。这一年,我们见证了具身智能技术的突破与变革,它不仅落地各行各业,带来新的机遇,更在深刻影响着我们的生活方式和思维方式。随着相关技术的飞速发展,具身智能不再仅仅是一个技术概念,更像是一把神奇的钥匙。身后的众多行业,无论愿意与否,都像是被卷入一场伟大变革浪潮中的船只,注定要被这股汹涌的力量重塑航向。01为什么是具身智能?为什么在中国?最近,中国具身智能行业的进
    艾迈斯欧司朗 2025-02-28 15:45 221浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦