MEMORY系列之“LPDDR4”

硬件助手 2020-08-25 00:00

入门级示波器的属性缺陷 超越传统分流器：探索新型电流传感解决方案

LPDDR4特性

LPDDR4最早是用于移动手机的DRAM，但随着科技的发展，已经普及到了平板电脑、笔记本、嵌入式设备中。LPDDR4能在很小的PCB面积和体积上提供了巨大的带宽；在4266Mbps的数据率下，当两片Die封装在一起时，单个15毫米x15毫米LPDDR4封装包可提供34 GByte/s的带宽。LPDDR4建立在LPDDR2和LPDDR3的成功基础之上，增加了新的特性并引入了主要的结构变化。

LPDDR4对体系结构进行了重大改变：LPDDR4器件每个die上都有2个独立的通道。

DDRx器件的每个封装提供一套命令地址输入总线和一套数据总线，最常见的是每个封装包含一个裸片die。LPDDR的每个封装可提供1~4个裸片，在双die和4die封装情形下，通常提供了2套独立的命令地址输入和数据总线（通道）。

更高的接口速率将会消耗更多的电量，LPDDR4的I/O接口也做了重大改变，不再采用LPDDR2/3的HSUL12电平，而是采用0.6 V Low Voltage Swing Terminated Logic（详见JESD8-29）。

LPDDR4连接方式

对于只有一个channel的单片DDR器件（比如LPDDR3的单die封装），直接采用P2P连接即可，对于有两个channel的单片DDR器件（比如LPDDR4的单Rank封装），可以支持多种连接方式。

对于含有多个die的多Rank LPDDR4封装，有多种连接方式。

比如2Rank 4die的LPDDR4，可以采用双通道加双行的方式。

LPDDR4信号

LPDDR4的信号包括几大类：

差分时钟：每个通道都有自己的时钟，地址命令控制信号在CK_t的上升沿CK_c的下降沿采样；
时钟使能信号：高电平有效；
片选信号：每个die都有自己的片选信号；
命令地址信号：包含命令，地址信息。LPDDR4 采用的是CBT（command bus training）的CA training 的过程，在这种方式中，会进行VrefCa，CLK 对CS，CLK 对CA 的时序调整；
CA端接：终端阻抗的模式控制：一种是使用芯片内部的终端电阻；另一种是外部终端电阻。这个内部电阻随着温度会有细微变化，为了保证信号有准确的终端匹配，需要用到ZQ。
数据信号；
DQS信号：当从DDR中读取信号时，DDR发出DQS，处理器根据这个DQS信号来判断何时接收数据；往DDR中写数据时，SoC发出DQS，内存根据DQS来触发数据的接收。
DMI信号：在读写操作的时候，LPDDR4支持数据翻转(DBIdc)的功能。这个功能的实现是通过读写的时候控制MR3寄存器的对应位来实现的。
ZQ参考电阻，240Ω 1%外接电阻，用于内部参考。