英特尔联合创始人戈登摩尔曾预言，芯片上的晶体管数量每隔一到两年就会增加一倍，这一预测被称为摩尔定律。然而，摩尔定律可能不再有效，因为技术进步已达到极限，并且由于使用极紫外 (EUV) 光刻系统等昂贵设备而导致成本上升。与此同时，市场对不断完善的半导体技术的需求仍然很大。为了弥补技术进步方面的差距并满足半导体市场的需求，出现了一种解决方案： 先进的半导体封装技术。 下载链接：
华为新品搭载星闪技术，CoWoS接单量激增
《鸿蒙操作系统合集》1、鸿蒙5.0将至，鸿蒙生态已过万重山
2、鸿蒙系统，全球开放操作系统的第二选择
专题研究：大模型应用下自动驾驶赛道将有哪些变化？
400+份重磅ChatGPT专业报告（合集）
AI算力行业研究框架：时势造英雄，宜谋定而后动（2023）
尽管先进封装非常复杂并且涉及多种技术，但互连技术仍然是其核心。本文将介绍封装技术的发展历程以及 SK 海力士最近在帮助推动该领域发展方面所做的努力和取得的成就。首先，需要注意的是，互连技术是封装中关键且必要的部分。芯片通过封装互连以接收电力、交换信号并最终进行操作。由于半导体产品的速度、密度和功能根据互连方式而变化，因此互连方法也在不断变化和发展。 除了开发各种工艺以在晶圆厂实现精细图案外，还全面努力推进封装工艺中的互连技术。因此，开发了以下四种类型的互连技术：引线键合、倒装芯片键合、硅通孔 (TSV) 键合以及小芯片混合键合。1硅通孔 (TSV)：一种垂直互连通路（通孔），完全穿过硅芯片或晶圆，以实现硅芯片的堆叠。
2 Chiplet：按用途（例如控制器或高速存储器）划分芯片并将其制造为单独的晶圆，然后在封装过程中重新连接的技术。图 1. 互连方法规格表。（这些规格是应用每种互连技术的主要产品的示例。）引线键合是第一种开发的互连方法。通常，具有良好电性能的材料（例如金、银和铜）被用作连接芯片和基板的导线。这是最具成本效益且可靠的互连方法，但由于其电气路径较长，因此不适合需要高速操作的较新设备。因此，这种方法被用于不需要快速操作的移动设备中使用的移动 DRAM 和 NAND 芯片。 倒装芯片接合 克服了引线键合的缺点。其电气路径的长度是引线键合的十分之几，使其适合高速操作。与在芯片级执行的引线键合相比，在晶圆级进行处理的倒装芯片键合还提供了卓越的生产率。因此，它被广泛应用于CPU、GPU和高速DRAM芯片的封装。此外，由于可以在芯片的整个侧面形成凸块，因此可以比引线键合拥有更多的输入和输出 (I/O)，从而有可能提供更高的数据处理速度。然而，倒装芯片接合也有其自身的缺点。首先，难以进行多芯片堆叠，这对于需要高密度的存储产品来说是不利的。此外，尽管倒装芯片键合可以比引线键合连接更多的 I/O，和有机 PCB 间距阻止连接更多数量的 I/O。为了克服这些限制，开发了 TSV 键合技术。 TSV不采用传统的布线方法来连接芯片与芯片，而是通过在芯片上钻孔并填充金属等导电材料以容纳电极来垂直连接芯片。制作带有TSV的晶圆后，通过封装在其顶部和底部形成微凸块，然后连接这些凸块。由于 TSV 允许凸块垂直连接，因此可以实现多芯片堆叠。最初，使用 TSV 接合的堆栈有四层，后来增加到八层。最近，一项技术使得堆叠 12 层成为可能，并于 2023 年 4 月SK hynix 开发了其 12 层 HBM3。虽然 TSV 倒装芯片接合方法通常使用基于热压的非导电薄膜 (TC-NCF)，但 SK hynix 使用 MR-MUF 4 工艺，可以减少堆叠压力并实现自对准。5这些特性使 SK hynix 能够开发出世界上第一个 12 层 HBM3。 4大规模回流模塑底部填充（MR-MUF）：将半导体芯片堆叠起来，并将液体保护材料注入芯片之间的空间，然后硬化以保护芯片和周围电路的工艺。与在每个芯片堆叠后应用薄膜型材料相比，MR-MUF 是一种更高效的工艺，并提供有效的散热。5自对准：在 MR-MUF 工艺期间通过大规模回流将芯片重新定位到正确的位置。在此过程中，热量被施加到芯片上，导致相关凸块在正确的位置熔化并硬化。如上所述，引线、倒装芯片和 TSV 键合在封装工艺的各个领域中发挥着各自的作用。尽管如此，最近出现了一种新的互连技术，称为铜对铜直接键合，它是混合键合的一种。 术语“混合”用于表示同时形成两种类型的界面结合6。界面结合的两种类型是：氧化物界面之间的结合和铜之间的结合。这项技术并不是新开发的技术，但多年来已经用于 CMOS 图像传感器的大规模生产。然而，由于小芯片的使用增加，它最近引起了更多关注。Chiplet技术将各个芯片按功能分离，然后通过封装将它们重新连接起来，在单个芯片上实现多种功能。
6界面键合：相互接触的两个物体的表面通过分子间力结合在一起的键合。尽管小芯片的功能是该技术的一个明显优势，但采用它们的主要原因是成本效益。当所有功能都在单个芯片上实现时，芯片尺寸会增加，并且不可避免地导致晶圆生产过程中良率的损失。此外，虽然芯片的某些区域可能需要昂贵且复杂的技术，但其他区域可以使用更便宜的传统 技术来完成。因此，由于芯片无法分离，制造工艺变得昂贵，因此即使只有很小的面积需要精细技术，也要将精细技术应用于整个芯片。然而，小芯片技术能够分离芯片功能，从而可以使用先进或传统的制造技术，从而节省成本。 虽然chiplet技术的概念已经存在十多年了，但由于缺乏能够互连芯片的封装技术的发展，它并没有被广泛采用。然而，芯片到晶圆 (C2W) 混合键合的最新进展显着加速了小芯片技术的采用。C2W 混合键合具有多种优势。首先，它允许无焊料键合，从而减少键合层的厚度、缩短电气路径并降低电阻。因此，小芯片可以高速运行而无需任何妥协——就像单个芯片一样。其次，通过直接将铜与铜接合，可以显着减小凸块上的间距。目前，使用焊料时很难实现 10 微米 (μm) 或更小的凸块间距。然而，铜对铜直接键合可以将间距减小到小于一微米，从而提高芯片设计的灵活性。第三，它提供了先进的散热功能，这一封装功能在未来只会继续变得越来越重要。最后，上述的薄粘合层和细间距影响了封装的形状因数，因此可以大大减小封装的尺寸。 然而，与其他键合技术一样，混合键合仍然需要克服挑战。为了确保稳定的质量，必须在纳米尺度上改进颗粒控制，而控制粘合层的平整度仍然是一个主要障碍。同时，SK海力士计划使用最高功率的封装解决方案来开发混合键合，以便将其应用于未来的HBM产品。虽然SK海力士目前正在开发混合键合，以应用于其即将推出的高密度、高堆叠HBM产品，但该公司此前已在2022年成功为HBM2E采用混合键合堆叠八层，同时完成电气测试并确保基本可靠性。这是一项重大壮举，因为迄今为止大多数混合键合都是通过单层键合或两个芯片面对面堆叠来完成的。对于 HBM2E，SK 海力士成功堆叠了 1 个基础芯片和 8 个 DRAM 芯片。 混合键合是封装行业中最受关注和关注的键合技术。集成器件制造商、代工厂以及任何能够生产先进封装的公司都专注于混合键合。如上所述，尽管该技术具有众多优势，但仍有很长的路要走。通过其领先的 HBM技术，SK海力士将开发除混合键合之外的各种封装技术，以帮助封装技术和平台解决方案达到前所未有的水平。 作者：Ki-ill Moon，SK 海力士 PKG 技术开发主管1、AI大模型落地的前景和痛点，兼谈工程师架构师所面临的机会和挑战
2、AIGC驱动下高校数字化转型
3、大模型趋势下的企业数据体系思考
4、大模型时代下数据中台该何去
5、大模型重塑软件开发以及实践案例展示
6、当GPT遇到低代码低代码平台AIGC开发落地实战7、迈向通用人工智能时代之路——边缘与管力网络演进及思考1、未来网络白皮书（2023）：算网操作系统白皮书 2、未来网络白皮书（2023）：以网络IO为中心的无服务器数据中心白皮书 3、未来网络白皮书（2023）：光电融合服务定制广域网白皮书人工智能专题报告：智算中心—赋能AI产业化、产业AI化（2023）
中国超导体行业：立足科技前沿，满足能源战略需求（2023）多样性算力：新一代计算架构超异构计算
聚力“高广深”打造先进算力网络
生成式AI：产业变革与机会（2023论坛合集）
《“东数西算”技术分析合集》
《2023年液冷技术白皮书汇总》
1、浸没式液冷数据中心热回收白皮书（2023）
2、数据中心绿色设计白皮书（2023）世界AI大会系列：数据为核，迈向多模态AI大模型时代
AI精华系列报告：AMD发布MI300，指引Chiplet等AI芯片新方向2、CXL-Forum CXL-Consortium技术方案.pdf3、CXL-Forum Elastics cloud技术方案.pdf 4、CXL-Forum Intel技术方案.pdf 5、CXL-Forum Marvell技术方案.pdf 6、CXL-Forum MemVerge技术方案.pdf 7、CXL-Forum Micron技术方案.pdf1、芯来科技：基于RISC-V的MCU软硬件解决方案2、芯来科技：高可靠高安全性RISC-V处理器设计与实现
本号资料全部上传至知识星球，更多内容请登录智能计算芯知识（知识星球）星球下载全部资料。
免责申明：本号聚焦相关技术分享，内容观点不代表本号立场，可追溯内容均注明来源，发布文章若存在版权等问题，请留言联系删除，谢谢。
温馨提示：
请搜索“AI_Architect”或“扫码”关注公众号实时掌握深度技术分享，点击“阅读原文”获取更多原创技术干货。
