笔记连载精选|【状态机:一段式、二段式、三段式】【原理及verilog仿真】篇

FPGA技术江湖 2023-08-20 07:24
听说99%的同学都来这里充电吖



本系列为线下学员学习笔记整理分享,如有想要报名参加线下培训,可以点击以下超链接文章了解,购买开发板可以到叁芯智能科技企业淘宝店下单。


FPGA就业班,2023.09.12开班,系统性学习FPGA,高薪就业,线上线下同步!


连载《叁芯智能fpga设计与研发就业班-第16天》

【状态机:一段式、二段式、三段式】 【原理及verilog仿真】

作者:紫枫术河  


本篇文章描述状态机的一段式、二段式、三段式区别



一、状态机


再次给出状态机的示意图:


1.1、摩尔型,输出只与状态寄存器的输出状态有关


1.2、米粒型,输出不仅与状态寄存器的输出状态有关,还与组合逻辑的输入有关




二、一段式、二段式、三段式区别


根据状态机的结构,状态机描述方式 可分为:一段式、二段式、三段式


1.1、一段式

整个状态机写到一个 always 模块里面。在该模块中既描述状态转移,又描述状态的输入和输出 。


1.2、二段式

用两个 always 模块来描述状态机。


1.2.1、其中一个 always 模块采用同步时序描述状态转移;


1.2.2、另一个 always模块采用组合逻辑判断状态转移条件,描述状态转移规律及其输出 ,注意组合逻辑输出要用阻塞赋值。


1.3、三段式


在两个 always 模块描述方法基础上,使用三个 always 模块。


1.3.1、 一个 always 模块采用同步时序描述状态转移;


1.3.2、一个 always 采用组合逻辑判断状态转移条件,描述状态转移规律,注意组合逻辑输出要用阻塞赋值;


1.3.3、另一个 always 模块描述状态输出(可以用组合电路输出,也可以时序电路输出),注意组合逻辑输出要用阻塞赋值。


1.4、综合


可以看出两段式有限状态机与一段式有限状态机的区别是将时序部分(状态转移)和组合部分(判断状态转移条件和产生输出)分开,写为两个 always语句,即为两段式有限状态机。将组合部分中的判断状态转移条件和产生输出再分开写,则为三段式有状态机。



三、自动售货机、一段式

module  auto_sell(    input   clk,    input       rst_n,    input       coin_one,    input       coin_half,         output  reg     water,    output  reg     coin_back);     parameter   ZERO        = 3'b000;    parameter   HALF        = 3'b001;    parameter   ONE         = 3'b010;    parameter   ONE_HALF = 3'b011;    parameter   TWO         = 3'b100;         //一段式状态机    reg [2:0]       status;         always@(posedge clk,negedge rst_n)begin        if(!rst_n)            begin                status   <= ZERO;                water    <= 0;                coin_back <= 0;            end        else            case(status)                ZERO :                        begin                              water    <= 0;                            coin_back <= 0;                            if(coin_half)                                status <= HALF;                            else if(coin_one)                                status <= ONE;                            else                                status <= status;                        end                HALF :                        begin                              water    <= 0;                            coin_back <= 0;                             if(coin_half)                                status <= ONE;                            else if(coin_one)                                status <= ONE_HALF;                            else                                status <= status;                           end                ONE :                          begin                              water    <= 0;                            coin_back <= 0;                            if(coin_half)                                status <= ONE_HALF;                            else if(coin_one)                                status <= TWO;                            else                                status <= status;                                       end                ONE_HALF :                            begin                                  if(coin_half)                                    begin                                        status <= TWO;                                        water    <= 1'b0;                                        coin_back <= 1'b0;                                    end                                else if(coin_one)                                    begin                                        status <= ZERO;                                        water    <= 1'b1;                                        coin_back <= 1'b0;                                    end                                else                                    begin                                        status <= status;                                           water    <= 1'b0;                                        coin_back <= 1'b0;                                                                          end                            end                TWO :                          begin                              if(coin_half)                                    begin                                        status <= ZERO;                                        water    <= 1'b1;                                        coin_back <= 1'b0;                                    end                            else if(coin_one)                                    begin                                        status <= ZERO;                                        water    <= 1'b1;                                        coin_back <= 1'b1;                                    end                            else                                    begin                                        status <= status;                                           water    <= 1'b0;                                        coin_back <= 1'b0;                                                                          end                            end                default:                            begin                                status <= ZERO;                                 water    <= 1'b0;                                coin_back <= 1'b0;                                                                  end            endcase            end endmodule



四、自动售货机、二段式


1.1、二段式,写法一

module  auto_sell(    input   clk,    input       rst_n,    input       coin_one,    input       coin_half,         output  reg     water,    output  reg     coin_back);     parameter   ZERO        = 3'b000;    parameter   HALF        = 3'b001;    parameter   ONE         = 3'b010;    parameter   ONE_HALF = 3'b011;    parameter   TWO         = 3'b100; //--------------------二段式 1  ok--------------------------    //二段式状态机    reg [2:0]   c_status;    reg [2:0]   n_status;         //状态转移    always@(posedge clk,negedge rst_n)begin        if(!rst_n)            c_status <= ZERO;        else            c_status <= n_status;    end         //描述状态转移规律以及输出    always@(posedge clk,negedge rst_n)begin        if(!rst_n)            begin                n_status <= ZERO;                water <= 1'b0;                coin_back <= 1'b0;              end        else            case(c_status)                ZERO :                        begin                              water <= 1'b0;                            coin_back <= 1'b0;                                                      if(coin_half)                                n_status <= HALF;                            else if(coin_one)                                n_status <= ONE;                            else                                n_status <= ZERO;                        end                HALF :                        begin                              water <= 1'b0;                            coin_back <= 1'b0;                                                      if(coin_half)                                n_status <= ONE;                            else if(coin_one)                                n_status <= ONE_HALF;                            else                                n_status <= HALF;                           end                ONE :                          begin                              water <= 1'b0;                            coin_back <= 1'b0;                                                      if(coin_half)                                n_status <= ONE_HALF;                            else if(coin_one)                                n_status <= TWO;                            else                                n_status <= ONE;                                    end                ONE_HALF :                            begin                                  water <= 1'b0;                                coin_back <= 1'b0;                                                              if(coin_half)                                        n_status <= TWO;                                else if(coin_one)                                    begin                                        n_status <= ZERO;                                        water <= 1'b1;                                        coin_back <= 1'b0;                                      end                                else                                        n_status <= ONE_HALF;                               end                TWO :                          begin                              water <= 1'b0;                            coin_back <= 1'b0;                                                      if(coin_half)                                begin                                    n_status <= ZERO;                                    water <= 1'b1;                                    coin_back <= 1'b0;                                                                      end                            else if(coin_one)                                begin                                    n_status <= ZERO;                                    water <= 1'b1;                                    coin_back <= 1'b1;                                                                          end                            else                                n_status <= TWO;                                                                end                default:                            n_status <= ZERO;                                               endcase    end      endmodule


1.2、二段式,写法二

module  auto_sell(    input   clk,    input       rst_n,    input       coin_one,    input       coin_half,         output  reg     water,    output  reg     coin_back);     parameter   ZERO        = 3'b000;    parameter   HALF        = 3'b001;    parameter   ONE         = 3'b010;    parameter   ONE_HALF = 3'b011;    parameter   TWO         = 3'b100; //---------------------二段式  2 ok--------------------------------------     //二段式状态机    reg [2:0]   status;         //状态转移    always@(posedge clk,negedge rst_n)begin        if(!rst_n)            status <= ZERO;        else            begin                case(status)                    ZERO :                            begin                                                          if(coin_half)                                    status <= HALF;                                else if(coin_one)                                    status <= ONE;                                else                                    status <= ZERO;                            end                    HALF :                            begin                                                          if(coin_half)                                    status <= ONE;                                else if(coin_one)                                    status <= ONE_HALF;                                else                                    status <= HALF;                             end                    ONE :                              begin                                                      if(coin_half)                                    status <= ONE_HALF;                                else if(coin_one)                                    status <= TWO;                                else                                    status <= ONE;                                          end                    ONE_HALF :                                begin                                                                  if(coin_half)                                            status <= TWO;                                    else if(coin_one)                                        begin                                            status <= ZERO;                                        end                                    else                                            status <= ONE_HALF;                                 end                    TWO :                              begin                                                          if(coin_half)                                    begin                                        status <= ZERO;                                                                     end                                else if(coin_one)                                    begin                                        status <= ZERO;                                                                         end                                else                                    status <= TWO;                                                                      end                    default:                                status <= ZERO;                                                 endcase                    end    end      //输出 时序逻辑    always@(posedge clk,negedge rst_n)begin        if(!rst_n)            begin                water <= 1'b1;                coin_back <= 1'b0;              end        else            case(status)                ONE_HALF:                            begin                                if(coin_one)                                    begin                                        water <= 1'b1;                                        coin_back <= 1'b0;                                    end                                else                                    begin                                        water <= 1'b0;                                        coin_back <= 1'b0;                                                                  end                            end                TWO:                            begin                                if(coin_half)                                    begin                                        water <= 1'b1;                                        coin_back <= 1'b0;                                    end                                else if(coin_one)                                    begin                                        water <= 1'b1;                                        coin_back <= 1'b1;                                                                  end                                else                                    begin                                        water <= 1'b0;                                        coin_back <= 1'b0;                                                                      end                            end                default:                            begin                                water <= 1'b0;                                coin_back <= 1'b0;                                                              end                    endcase    end endmodule



五、自动售货机、三段式

module  auto_sell(    input   clk,    input       rst_n,    input       coin_one,    input       coin_half,         output  reg     water,    output  reg     coin_back);     parameter   ZERO        = 3'b000;    parameter   HALF        = 3'b001;    parameter   ONE         = 3'b010;    parameter   ONE_HALF = 3'b011;    parameter   TWO         = 3'b100;     //三段式状态机    reg [2:0]   c_status;    reg [2:0]   n_status;         //状态转移    always@(posedge clk,negedge rst_n)begin        if(!rst_n)            c_status <= ZERO;        else            c_status <= n_status;    end         //状态转移规律及状态输出,组合逻辑输出只与输入有关    //如果有n_status = n_status,电路会出错;    always@(*)begin        case(c_status)            ZERO :                    begin                          if(coin_half)                            n_status = HALF;                        else if(coin_one)                            n_status = ONE;                        else                            n_status = ZERO;                    end            HALF :                    begin                          if(coin_half)                            n_status = ONE;                        else if(coin_one)                            n_status = ONE_HALF;                        else                            n_status = HALF;                       end            ONE :                      begin                          if(coin_half)                            n_status = ONE_HALF;                        else if(coin_one)                            n_status = TWO;                        else                            n_status = ONE;                                end            ONE_HALF :                        begin                              if(coin_half)                                n_status = TWO;                            else if(coin_one)                                n_status = ZERO;                            else                                n_status = ONE_HALF;                                                               end            TWO :                      begin                          if(coin_half)                            n_status = ZERO;                        else if(coin_one)                            n_status = ZERO;                        else                            n_status = TWO;                            end            default:                        n_status = ZERO;                                           endcase            end     always@(posedge clk,negedge rst_n)begin        if(!rst_n)            begin                water = 1'b1;                coin_back = 1'b0;              end        else            case(c_status)                ONE_HALF:                            begin                                if(coin_one)                                    begin                                        water = 1'b1;                                        coin_back = 1'b0;                                    end                                else                                    begin                                        water = 1'b0;                                        coin_back = 1'b0;                                                                  end                            end                TWO:                            begin                                if(coin_half)                                    begin                                        water = 1'b1;                                        coin_back = 1'b0;                                    end                                else if(coin_one)                                    begin                                        water = 1'b1;                                        coin_back = 1'b1;                                                                  end                                else                                    begin                                        water = 1'b0;                                        coin_back = 1'b0;                                                                      end                            end                default:                            begin                                water = 1'b0;                                coin_back = 1'b0;                                                              end                    endcase    end     endmodule



六、仿真脚本

`timescale 1ns/1ps module auto_sell_tb;     reg     clk;    reg rst_n;    reg coin_one;    reg coin_half;         wire    water;    wire    coin_back;                   initial begin        clk = 0;        rst_n = 0;        coin_one = 0;        coin_half = 0;        #20;        rst_n = 1;        //延时200us        #10000                 //投2.5元        coin_half = 1;        #20;        coin_half = 0;        #20;                 coin_one = 1;        #20;           coin_one = 0;          #20;                         coin_half = 1;        #20;        coin_half = 0;        #20;                         coin_half = 1;        #20;        coin_half = 0;         #20;                         //延时200us        #10000                 //投3元        coin_half = 1;        #20;        coin_half = 0;        #20;                         coin_one = 1;        #20;           coin_one = 0;          #20;                         coin_half = 1;        #20;        coin_half = 0;        #20;                         coin_one = 1;        #20;           coin_one = 0;        #20;                         //延时200us        #10000         $stop;    end         auto_sell auto_sell_inst(        .clk            (clk),        .rst_n      (rst_n),        .coin_one   (coin_one),        .coin_half  (coin_half),             .water      (water),        .coin_back  (coin_back)    );         always #10 clk = ~clk; endmodule



七、仿真结果






- -THE END- -


往期精选 

 
 

【免费】FPGA工程师人才招聘平台

FPGA人才招聘,企业HR,看过来!

系统设计精选 | 基于FPGA的实时图像边缘检测系统设计(附代码)

基于原语的千兆以太网RGMII接口设计

时序分析理论和timequest使用_中文电子版

求职面试 | FPGA或IC面试题最新汇总篇

FPGA图像处理专题课新增Vivado部分内容,线上线下均可报名

FPGA时序分析及约束专题课新增Vivado部分内容,线上线下均可报名

资料汇总|FPGA软件安装包、书籍、源码、技术文档…(2023.07.09更新)

FPGA就业班,2023.09.12开班,系统性学习FPGA,高薪就业,线上线下同步!

FPGA技术江湖广发江湖帖

无广告纯净模式,给技术交流一片净土,从初学小白到行业精英业界大佬等,从军工领域到民用企业等,从通信、图像处理到人工智能等各个方向应有尽有,QQ微信双选,FPGA技术江湖打造最纯净最专业的技术交流学习平台。


FPGA技术江湖微信交流群

加群主微信,备注姓名+学校/公司+专业/岗位进群


FPGA技术江湖QQ交流群

备注姓名+学校/公司+专业/岗位进群

FPGA技术江湖 任何技术的学习就好比一个江湖,对于每一位侠客都需要不断的历练,从初入江湖的小白到归隐山林的隐世高人,需要不断的自我感悟自己修炼,让我们一起仗剑闯FPGA乃至更大的江湖。
评论
  • 艾迈斯欧司朗全新“样片申请”小程序,逾160种LED、传感器、多芯片组合等产品样片一触即达。轻松3步完成申请,境内免费包邮到家!本期热荐性能显著提升的OSLON® Optimal,GF CSSRML.24ams OSRAM 基于最新芯片技术推出全新LED产品OSLON® Optimal系列,实现了显著的性能升级。该系列提供五种不同颜色的光源选项,包括Hyper Red(660 nm,PDN)、Red(640 nm)、Deep Blue(450 nm,PDN)、Far Red(730 nm)及Ho
    艾迈斯欧司朗 2024-11-29 16:55 167浏览
  •         温度传感器的精度受哪些因素影响,要先看所用的温度传感器输出哪种信号,不同信号输出的温度传感器影响精度的因素也不同。        现在常用的温度传感器输出信号有以下几种:电阻信号、电流信号、电压信号、数字信号等。以输出电阻信号的温度传感器为例,还细分为正温度系数温度传感器和负温度系数温度传感器,常用的铂电阻PT100/1000温度传感器就是正温度系数,就是说随着温度的升高,输出的电阻值会增大。对于输出
    锦正茂科技 2024-12-03 11:50 66浏览
  • RDDI-DAP错误通常与调试接口相关,特别是在使用CMSIS-DAP协议进行嵌入式系统开发时。以下是一些可能的原因和解决方法: 1. 硬件连接问题:     检查调试器(如ST-Link)与目标板之间的连接是否牢固。     确保所有必要的引脚都已正确连接,没有松动或短路。 2. 电源问题:     确保目标板和调试器都有足够的电源供应。     检查电源电压是否符合目标板的规格要求。 3. 固件问题: &n
    丙丁先生 2024-12-01 17:37 83浏览
  • 《高速PCB设计经验规则应用实践》+PCB绘制学习与验证读书首先看目录,我感兴趣的是这一节;作者在书中列举了一条经典规则,然后进行详细分析,通过公式推导图表列举说明了传统的这一规则是受到电容加工特点影响的,在使用了MLCC陶瓷电容后这一条规则已经不再实用了。图书还列举了高速PCB设计需要的专业工具和仿真软件,当然由于篇幅所限,只是介绍了一点点设计步骤;我最感兴趣的部分还是元件布局的经验规则,在这里列举如下:在这里,演示一下,我根据书本知识进行电机驱动的布局:这也算知行合一吧。对于布局书中有一句:
    wuyu2009 2024-11-30 20:30 106浏览
  • 学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习笔记&记录学习习笔记&记学习学习笔记&记录学习学习笔记&记录学习习笔记&记录学习学习笔记&记录学习学习笔记记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&
    youyeye 2024-11-30 14:30 70浏览
  • 遇到部分串口工具不支持1500000波特率,这时候就需要进行修改,本文以触觉智能RK3562开发板修改系统波特率为115200为例,介绍瑞芯微方案主板Linux修改系统串口波特率教程。温馨提示:瑞芯微方案主板/开发板串口波特率只支持115200或1500000。修改Loader打印波特率查看对应芯片的MINIALL.ini确定要修改的bin文件#查看对应芯片的MINIALL.ini cat rkbin/RKBOOT/RK3562MINIALL.ini修改uart baudrate参数修改以下目
    Industio_触觉智能 2024-12-03 11:28 41浏览
  • 最近几年,新能源汽车愈发受到消费者的青睐,其销量也是一路走高。据中汽协公布的数据显示,2024年10月,新能源汽车产销分别完成146.3万辆和143万辆,同比分别增长48%和49.6%。而结合各家新能源车企所公布的销量数据来看,比亚迪再度夺得了销冠宝座,其10月新能源汽车销量达到了502657辆,同比增长66.53%。众所周知,比亚迪是新能源汽车领域的重要参与者,其一举一动向来为外界所关注。日前,比亚迪汽车旗下品牌方程豹汽车推出了新车方程豹豹8,该款车型一上市就迅速吸引了消费者的目光,成为SUV
    刘旷 2024-12-02 09:32 98浏览
  • 概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解决的问题。本文在说明(三)的基础上,继续探讨为SiPM读出测试系统寻求合适的模拟脉冲检出方案。前四代SiPM使用的高速比较器指标缺陷 由于前端模拟信号属于典型的指数脉冲,所以下降沿转换速率(Slew Rate)过慢,导致比较器检出出现不必要的问题。尽管比较器可以使能滞回(Hysteresis)模块功
    coyoo 2024-12-03 12:20 70浏览
  • 当前,智能汽车产业迎来重大变局,随着人工智能、5G、大数据等新一代信息技术的迅猛发展,智能网联汽车正呈现强劲发展势头。11月26日,在2024紫光展锐全球合作伙伴大会汽车电子生态论坛上,紫光展锐与上汽海外出行联合发布搭载紫光展锐A7870的上汽海外MG量产车型,并发布A7710系列UWB数字钥匙解决方案平台,可应用于数字钥匙、活体检测、脚踢雷达、自动泊车等多种智能汽车场景。 联合发布量产车型,推动汽车智能化出海紫光展锐与上汽海外出行达成战略合作,联合发布搭载紫光展锐A7870的量产车型
    紫光展锐 2024-12-03 11:38 65浏览
  • 作为优秀工程师的你,已身经百战、阅板无数!请先醒醒,新的项目来了,这是一个既要、又要、还要的产品需求,ARM核心板中一个处理器怎么能实现这么丰富的外围接口?踌躇之际,你偶阅此文。于是,“潘多拉”的魔盒打开了!没错,USB资源就是你打开新世界得钥匙,它能做哪些扩展呢?1.1  USB扩网口通用ARM处理器大多带两路网口,如果项目中有多路网路接口的需求,一般会选择在主板外部加交换机/路由器。当然,出于成本考虑,也可以将Switch芯片集成到ARM核心板或底板上,如KSZ9897、
    万象奥科 2024-12-03 10:24 37浏览
  • 光伏逆变器是一种高效的能量转换设备,它能够将光伏太阳能板(PV)产生的不稳定的直流电压转换成与市电频率同步的交流电。这种转换后的电能不仅可以回馈至商用输电网络,还能供独立电网系统使用。光伏逆变器在商业光伏储能电站和家庭独立储能系统等应用领域中得到了广泛的应用。光耦合器,以其高速信号传输、出色的共模抑制比以及单向信号传输和光电隔离的特性,在光伏逆变器中扮演着至关重要的角色。它确保了系统的安全隔离、干扰的有效隔离以及通信信号的精准传输。光耦合器的使用不仅提高了系统的稳定性和安全性,而且由于其低功耗的
    晶台光耦 2024-12-02 10:40 102浏览
  • 11-29学习笔记11-29学习笔记习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习笔记&记录学习习笔记&记学习学习笔记&记录学习学习笔记&记录学习习笔记&记录学习学习笔记&记录学习学习笔记记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&记录学习学习笔记&学习学习笔记&记录学习学习笔记&记录学习学习笔记&记
    youyeye 2024-12-02 23:58 51浏览
  • 戴上XR眼镜去“追龙”是种什么体验?2024年11月30日,由上海自然博物馆(上海科技馆分馆)与三湘印象联合出品、三湘印象旗下观印象艺术发展有限公司(下简称“观印象”)承制的《又见恐龙》XR嘉年华在上海自然博物馆重磅开幕。该体验项目将于12月1日正式对公众开放,持续至2025年3月30日。双向奔赴,恐龙IP撞上元宇宙不久前,上海市经济和信息化委员会等部门联合印发了《上海市超高清视听产业发展行动方案》,特别提到“支持博物馆、主题乐园等场所推动超高清视听技术应用,丰富线下文旅消费体验”。作为上海自然
    电子与消费 2024-11-30 22:03 86浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦