数字芯片Signoff专题介绍丨Cadence2023中国用户大会

EETOP 2023-08-19 12:32

作为目前中国 EDA 行业覆盖技术领域全面、规模巨大的先进技术交流平台,CadenceLIVE China 2023 中国用户大会将于 8 月 29 日上海浦东嘉里大酒店盛大举行,现场参会注册现已开放,诚邀您前来参会。







您可扫描上方二维码

(报名审核通过后会前会发送参会邀请码短信)

CadenceLIVE 在中国已成功举办近 20 届,时隔三年再次从线上走到线下,CadenceLIVE China 2023 中国用户大会有众多亮点值得关注,您绝对不容错过!

如今数字芯片的物理实现一直是备受业界关注的焦点,综合,时钟树设计,自动布局布线,时序功耗等签核检查,每个环节都和芯片的最终指标息息相关。

在本场中国用户大会上有一相关技术分会场:DIGITAL DESIGN and SIGNOFF,您可以了解 Cadence 主要用户在相关环节的深度考量,包括利用Xreplay 技术进行功耗的早期预估和全流程优化,如何巧妙使用 Innovus 来预先评估并优化芯片面积并将其压缩到极致,以及 3D 芯片如何同源并行高度自动化设计的探索等等。

其中,Cadence 及 Cadence 合作伙伴也将为您重点介绍 Cadence Tempus 时序收敛全方位解决方案,您将了解到从高性能核到通讯领域再到汽车电子领域,如何使用 Cadence Innovus 内嵌的 Tempus ECO(SOD 流程)缩短模块级别时序收敛的 TAT(周转时间)以及 Cadence Certus Closure 解决方案在子系统甚至全芯片级别时序收敛各个方面的优秀表现。

关于本次 Cadence Tempus 时序收敛全方位解决方案,详细日程安排如下:

01

Smart Optimization and Timing Closure for Automotive Designs-Block Level to Full-Chip

  演讲时间  



2023 年 8 月 29 日 14:20 - 14:45

所属分会场



DIGITAL DESIGN and SIGNOFF

  演讲嘉宾  



Tuan Nguyen, Renesas

演讲简介


随着汽车设计需求的增加,设计本身的复杂性也随之增加。随着设计复杂性的增加,时序收敛在模块级和芯片顶层都面临着重大挑战,设计团队需要借助高性能的设计工具,在满足 PPA(功耗、性能和面积)指标的前提下及时流片。在本文中,我们将介绍多年来我们遇到的与汽车设计时序收敛相关的所有挑战,并介绍我们采用的解决方案。这些方案的应用使得芯片能够满足流片时间安排,并且该方案也在每次的流片中得到了验证。

02

Comprehensive Fastest Signoff Closure from Block-Level to Full-Chip with Tempus Timing Solution and Cadence Certus Closure Solution in Innovus Implementation System

  演讲时间  



2023 年 8 月 29 日 14:45 - 15:10

所属分会场



DIGITAL DESIGN and SIGNOFF

  演讲嘉宾  



赵子瑨, Sanechips

演讲简介


随着芯片设计工艺节点的不断推进,芯片尺寸随之减小,其设计周期不断增加。模块级的 signoff 收敛在 TAT 时间和 PPA 方面面临着巨大的挑战,顶层设计中各模块之间的接口时序收敛难度也相应增大。因此,一致性的优化和 signoff 收敛,从模块级到子系统的分步方法的必要性,以确保模块更快的收敛,以及子系统级高效、高质量的接口时序优化策略已成为芯片设计的迫切需求。本文采用 Innovus 实现系统中使用 SOD 的 Tempus ECO 流程进行模块级优化和收敛,以及 Cadence Certus Closure Solution 基于子系统级逻辑简化技术的 ILM(接口逻辑模型)流程,基于分布式 ECO(工程变更指令)在 PR(布局和布线)阶段优化顶层接口时序。测试结果表明,采用 Innovus 内部的 Tempus ECO(SOD 流程)可以有效降低 signoff 的 TAT,并为 ILM 流程提供更好的 PPA,可以减少数据读入设计的时间,并且可以将时序违规修复到可控范围内,优化后呈现的结果具有参考价值;对于 Certus Closure 解决方案来说,它不仅可以有效缩短接口时序的优化时间,对时序违例也能进行较大程度的修复。

03

Challenges and Solutions to Achieving Overnight Chiplet Signoff Closure

  演讲时间  



2023 年 8 月 29 日 15:40 - 16:05

所属分会场



DIGITAL DESIGN and SIGNOFF

  演讲嘉宾  



Avinash, Arm

演讲简介


通过本次的主题演讲,我们将在超大规模 CPU 的 Smart Hierarchy 设计和全芯片/芯粒时序收敛流程的基础上,讨论先进节点(7nm、5nm、3nm)下 Cadence Certus 时序收敛解决方案的评估标准和结果。在下一代支持完全运算的 CPU 和 GPU 核心上部署 Certus 时,我们将在确保最优 PPA 指标的前提下建立一套可扩展强且具有高效生产力的流程。我们将介绍利用 Cadence 设计全流程(full flow)开发 IP 的相关优势。Cadence 全设计流程中使用的工具包括 Genus、Innovus、Tempus ECO/Certus 模块级时序收敛、Certus 时序收敛解决方案、Quantus 和用于芯粒/全芯片时序签核的 Tempus。

04

Confidently Optimizing and Signing off Automotive Designs with Tempus Timing Solution

  演讲时间  



2023 年 8 月 29 日 16:05 - 16:30

所属分会场



DIGITAL DESIGN and SIGNOFF

  演讲嘉宾  



Jing Shao, SemiDrive

演讲简介


在本篇论文中,我们将分享如何使用 Tempus ECO 进行时序优化和 Tempus STA 进行最终签核,所有的分享结果都得到了 silicon 的验证。Tempus ECO 与 Innovus Implementation System 的无缝集成使我们能够更快地收敛 block level 的时序,同时在 full chip level 实现最佳 PPA。此外,使用 Tempus 进行最终 STA 分析还有助于我们得到和 PR 工具更好的时序一致性, 更精确的性能预估和更有效的机器使用率, 满足既定的芯片上市时间规划。

05

How Has Socionext Shortened STA Schedule in Developing 5nm Large-Scale Design – Tempus DSTA Case Study –

  演讲时间  



2023 年 8 月 29 日 15:10 - 15:30

所属分会场



DIGITAL DESIGN and SIGNOFF

(特邀演讲视频)

  演讲嘉宾  



Akihiro Nakamura, Socionext

06

Overnight Chip Level Signoff Closure Using Certus

  演讲时间  



2023 年 8 月 29 日 15:30 - 15:45

所属分会场



DIGITAL DESIGN and SIGNOFF

(特邀演讲视频)

  演讲嘉宾  



Intel

演讲简介


芯片设计行业面临着以更小的面积和更低的功耗下提供更高性能的需求所带来的压力,这种趋势对集成电路(IC)影响深远。芯片设计公司的目标是在芯片上集成更多的功能,同时提升目标频率并满足上市的期限。然而,复杂的设计会遇到时序方面的挑战,这会导致留给时序收敛和签核的时间变得十分有限。现有的 ECO 方法学是从芯片级签核环境产生 ECO 列表,但这种方法由于缺少设计完整的物理信息,可能会造成某些问题。

在本次演讲中,我们将介绍一种对层次化设计使用的基于 Cadence Certus Closure Solution 实现时序 ECO 和时序收敛的高度分布式的高效流程。我们将讨论不同的挑战和解决方案,并与传统签核流程比较 TAT 时间和最终结果。利用 Certus 工具软件,我们在芯片级的同步优化和签核收敛方面实现了 5 倍的效率提升,在一晚上的时间内完成了优化和收敛。这一解决方案集成了 Innovus、Tempus、Pegasus 和 Quantus 等其他工具,实现全芯片的物理优化和实现。就如各种指标所表明的那样, 借助 Certus,我们改善了芯片级 ECO/时序可预测性,缩短了 TAT 时间,并得到质量更好的结果,例如时序修复率上获得了~ 75-90% 的收益,物理上修复后 DRC 数量不会多过修复前 DRC 数量, TAT 时间上传统流程(150 小时)远大于 Certus 流程(< 24 小时)。


会议注册







您可扫描上方二维码

(报名审核通过后会前会发送参会邀请码短信)


8 月 29 日活动当天,设有八大分会场,聚焦验证、PCB 封装设计及系统级仿真、模拟定制设计、数字设计和签核、汽车电子和 IP 解决方案、AI 和大数据分析等 6 大专题,涉及人工智能(AI)、大数据、汽车电子、网络通信、5G/6G、新能源、工业自动化等众多应用方向,以及 60+ 技术主题分享。



欢迎注册报名本次大会

我们期待在 CadenceLIVE China 2023

中国用户大会上与您相约而遇

这场技术盛宴,绝对不容错过

恭候您的莅临!

EETOP EETOP半导体社区-国内知名的半导体行业媒体、半导体论坛、IC论坛、集成电路论坛、电子工程师博客、工程师BBS。
评论
  • ARMv8-A是ARM公司为满足新需求而重新设计的一个架构,是近20年来ARM架构变动最大的一次。以下是对ARMv8-A的详细介绍: 1. 背景介绍    ARM公司最初并未涉足PC市场,其产品主要针对功耗敏感的移动设备。     随着技术的发展和市场需求的变化,ARM开始扩展到企业设备、服务器等领域,这要求其架构能够支持更大的内存和更复杂的计算任务。 2. 架构特点    ARMv8-A引入了Execution State(执行状
    丙丁先生 2025-01-12 10:30 466浏览
  • PNT、GNSS、GPS均是卫星定位和导航相关领域中的常见缩写词,他们经常会被用到,且在很多情况下会被等同使用或替换使用。我们会把定位导航功能测试叫做PNT性能测试,也会叫做GNSS性能测试。我们会把定位导航终端叫做GNSS模块,也会叫做GPS模块。但是实际上他们之间是有一些重要的区别。伴随着技术发展与越发深入,我们有必要对这三个词汇做以清晰的区分。一、什么是GPS?GPS是Global Positioning System(全球定位系统)的缩写,它是美国建立的全球卫星定位导航系统,是GNSS概
    德思特测试测量 2025-01-13 15:42 492浏览
  • 根据Global Info Research(环洋市场咨询)项目团队最新调研,预计2030年全球无人机电池和电源产值达到2834百万美元,2024-2030年期间年复合增长率CAGR为10.1%。 无人机电池是为无人机提供动力并使其飞行的关键。无人机使用的电池类型因无人机的大小和型号而异。一些常见的无人机电池类型包括锂聚合物(LiPo)电池、锂离子电池和镍氢(NiMH)电池。锂聚合物电池是最常用的无人机电池类型,因为其能量密度高、设计轻巧。这些电池以输出功率大、飞行时间长而著称。不过,它们需要
    GIRtina 2025-01-13 10:49 185浏览
  • 新年伊始,又到了对去年做总结,对今年做展望的时刻 不知道你在2024年初立的Flag都实现了吗? 2025年对自己又有什么新的期待呢? 2024年注定是不平凡的一年, 一年里我测评了50余块开发板, 写出了很多科普文章, 从一个小小的工作室成长为科工公司。 展望2025年, 中国香河英茂科工, 会继续深耕于,具身机器人、飞行器、物联网等方面的研发, 我觉得,要向未来学习未来, 未来是什么? 是掌握在孩子们生活中的发现,和精历, 把最好的技术带给孩子,
    丙丁先生 2025-01-11 11:35 457浏览
  • 随着通信技术的迅速发展,现代通信设备需要更高效、可靠且紧凑的解决方案来应对日益复杂的系统。中国自主研发和制造的国产接口芯片,正逐渐成为通信设备(从5G基站到工业通信模块)中的重要基石。这些芯片凭借卓越性能、成本效益及灵活性,满足了现代通信基础设施的多样化需求。 1. 接口芯片在通信设备中的关键作用接口芯片作为数据交互的桥梁,是通信设备中不可或缺的核心组件。它们在设备内的各种子系统之间实现无缝数据传输,支持高速数据交换、协议转换和信号调节等功能。无论是5G基站中的数据处理,还是物联网网关
    克里雅半导体科技 2025-01-10 16:20 444浏览
  • 食物浪费已成为全球亟待解决的严峻挑战,并对环境和经济造成了重大影响。最新统计数据显示,全球高达三分之一的粮食在生产过程中损失或被无谓浪费,这不仅导致了资源消耗,还加剧了温室气体排放,并带来了巨大经济损失。全球领先的光学解决方案供应商艾迈斯欧司朗(SIX:AMS)近日宣布,艾迈斯欧司朗基于AS7341多光谱传感器开发的创新应用来解决食物浪费这一全球性难题。其多光谱传感解决方案为农业与食品行业带来深远变革,该技术通过精确判定最佳收获时机,提升质量控制水平,并在整个供应链中有效减少浪费。 在2024
    艾迈斯欧司朗 2025-01-14 18:45 64浏览
  • 01. 什么是过程能力分析?过程能力研究利用生产过程中初始一批产品的数据,预测制造过程是否能够稳定地生产符合规格的产品。可以把它想象成一种预测。通过历史数据的分析,推断未来是否可以依赖该工艺持续生产高质量产品。客户可能会要求将过程能力研究作为生产件批准程序 (PPAP) 的一部分。这是为了确保制造过程能够持续稳定地生产合格的产品。02. 基本概念在定义制造过程时,目标是确保生产的零件符合上下规格限 (USL 和 LSL)。过程能力衡量制造过程能多大程度上稳定地生产符合规格的产品。核心概念很简单:
    优思学院 2025-01-12 15:43 523浏览
  • 数字隔离芯片是现代电气工程师在进行电路设计时所必须考虑的一种电子元件,主要用于保护低压控制电路中敏感电子设备的稳定运行与操作人员的人身安全。其不仅能隔离两个或多个高低压回路之间的电气联系,还能防止漏电流、共模噪声与浪涌等干扰信号的传播,有效增强电路间信号传输的抗干扰能力,同时提升电子系统的电磁兼容性与通信稳定性。容耦隔离芯片的典型应用原理图值得一提的是,在电子电路中引入隔离措施会带来传输延迟、功耗增加、成本增加与尺寸增加等问题,而数字隔离芯片的目标就是尽可能消除这些不利影响,同时满足安全法规的要
    华普微HOPERF 2025-01-15 09:48 80浏览
  • 流量传感器是实现对燃气、废气、生活用水、污水、冷却液、石油等各种流体流量精准计量的关键手段。但随着工业自动化、数字化、智能化与低碳化进程的不断加速,采用传统机械式检测方式的流量传感器已不能满足当代流体计量行业对于测量精度、测量范围、使用寿命与维护成本等方面的精细需求。流量传感器的应用场景(部分)超声波流量传感器,是一种利用超声波技术测量流体流量的新型传感器,其主要通过发射超声波信号并接收反射回来的信号,根据超声波在流体中传播的时间、幅度或相位变化等参数,间接计算流体的流量,具有非侵入式测量、高精
    华普微HOPERF 2025-01-13 14:18 482浏览
  • 随着数字化的不断推进,LED显示屏行业对4K、8K等超高清画质的需求日益提升。与此同时,Mini及Micro LED技术的日益成熟,推动了间距小于1.2 Pitch的Mini、Micro LED显示屏的快速发展。这类显示屏不仅画质卓越,而且尺寸适中,通常在110至1000英寸之间,非常适合应用于电影院、监控中心、大型会议、以及电影拍摄等多种室内场景。鉴于室内LED显示屏与用户距离较近,因此对于噪音控制、体积小型化、冗余备份能力及电气安全性的要求尤为严格。为满足这一市场需求,开关电源技术推出了专为
    晶台光耦 2025-01-13 10:42 498浏览
  •   在信号处理过程中,由于信号的时域截断会导致频谱扩展泄露现象。那么导致频谱泄露发生的根本原因是什么?又该采取什么样的改善方法。本文以ADC性能指标的测试场景为例,探讨了对ADC的输出结果进行非周期截断所带来的影响及问题总结。 两个点   为了更好的分析或处理信号,实际应用时需要从频域而非时域的角度观察原信号。但物理意义上只能直接获取信号的时域信息,为了得到信号的频域信息需要利用傅里叶变换这个工具计算出原信号的频谱函数。但对于计算机来说实现这种计算需要面对两个问题: 1.
    TIAN301 2025-01-14 14:15 108浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦