本文来自“兆芯CPU+GPU技术路线解读”。“CPU”面向计算（数据在计算和存储之间搬运），“GPU”面向图形图像处理，“芯片组”面向外围接口；“CPU”和“芯片组”分立模式，系统瓶颈在两者之间的主板总线，SOC变片外为片内、解决了这一瓶颈;“GPU”分为集成显卡、外置显卡两种，集成显卡有单独的计算和存储单元；CPU、GPU以及SOC产品，设计、验证、生产制造等流程决定了产品的成熟度和稳定性。CPU自主设计能力研发能力，解决的是“会不会做”的问题；商业授权，解决的是“能不能卖”的问题；授权模式是商业模式的选择，商业模式是灵活的、也是可以不断变化的，商业模式可能会受政治影响；指令集、专利、架构、产品，代表了不同的层次。
AI芯片、服务器、边缘域和Chiplet共舞（2023）多领域（GPU CPU）散热材料工艺发展历史及路径演绎OrionX GPU AI算力资源池化技术白皮书
《NVIDIA InfiniBand网络技术新特性（2023）》
《NVIDIA Jetson机器软件栈更新合集》
华为盘古大模型3.0发布，重塑千行百业
1、PCI Express一致性测试方法
2、5G IC高速接口设计与测试挑战
3、MIPI D-PHY一致性测试方法
4、MIPI C-PHY一致性测试方法
5、HDMI 1.4_2.0物理层一致性测试方法7、DDR一致性测试方法
8、DDR技术演进与测量挑战
9、SATA一致性测试原理与方法
10、USB2.0/USB3.1一致性测试方法
11、高速数字接口测量的去嵌入和均衡软件使用方法1、PCI Express 3.0 and 4.0测试挑战
2、PCI Express一致性测试方法1、USB 2.0一致性测试方法
2、USB2.0/USB3.1一致性测试方法
3、USB 3.1 Gen2 10G -Gen1 5G Receiver测试9、芯片和芯片设计——集成电路设计科普
10、集成电路EDA设计概述
11、超大规模集成电路设计
12、常用半导体器件讲解
13、半导体制程简介
14、SOC芯片设计
15、ASIC芯片设计生产流程
16、CAN总线详细讲解1、集成电路技术简介
2、芯片设计实现介绍
3、集成电路芯片设计
4、芯片规划与设计
5、数字IC芯片设计
6、集成电路设计的现状与未来
7、集成电路基础知识
8、集成电路版图设计本号资料全部上传至知识星球，更多内容请登录智能计算芯知识（知识星球）星球下载全部资料。
免责申明：本号聚焦相关技术分享，内容观点不代表本号立场，可追溯内容均注明来源，发布文章若存在版权等问题，请留言联系删除，谢谢。
温馨提示：
请搜索“AI_Architect”或“扫码”关注公众号实时掌握深度技术分享，点击“阅读原文”获取更多原创技术干货。
1、PCI Express 3.0 and 4.0测试挑战 3、USB 3.1 Gen2 10G -Gen1 5G Receiver测试9、芯片和芯片设计——集成电路设计科普
10、集成电路EDA设计概述
11、超大规模集成电路设计
12、常用半导体器件讲解
13、半导体制程简介
14、SOC芯片设计
15、ASIC芯片设计生产流程
16、CAN总线详细讲解1、集成电路技术简介
2、芯片设计实现介绍
3、集成电路芯片设计
4、芯片规划与设计
5、数字IC芯片设计
6、集成电路设计的现状与未来
7、集成电路基础知识
8、集成电路版图设计本号资料全部上传至知识星球，更多内容请登录智能计算芯知识（知识星球）星球下载全部资料。
免责申明：本号聚焦相关技术分享，内容观点不代表本号立场，可追溯内容均注明来源，发布文章若存在版权等问题，请留言联系删除，谢谢。
温馨提示：
请搜索“AI_Architect”或“扫码”关注公众号实时掌握深度技术分享，点击“阅读原文”获取更多原创技术干货。
