Vivado设计套件助力快速编译设计并达到性能目标

在设计规模和复杂性不断增长的世界里，SoC 和 FPGA 设计需要以更低功耗提供更高性能的情况将继续在行业中存在。在 AMD，我们深知，保持领先意味着需要找到更为有效的方法，以此优化设计来实现最高性能。 

AMD Vivado™ 设计套件是业界领先的由机器学习提供支持的电子设计自动化工具。这一高性能开发环境可为硬件开发人员及系统架构师提供系统设计、集成和实现的巨大优势，不仅可优化设计周期，而且还能带来更好的结果。 

事实上，最新版本 Vivado 设计套件 2023.1 将 Versal™ 自适应 SoC的结果质量（ QoR ）平均提高了 8%(注释1)，将 UltraScale+™ 自适应 SoC 和 FPGA 的结果质量平均提高 13%(注释2)。很高兴今天能进一步分享这款智能设计工具。 

更快的编译对于硬件开发人员高效处理复杂设计至关重要。为了加速流程的各个环节，Vivado 设计套件为综合、布局、布线、物理优化和设计收敛提供了卓越的编译速度。 

特别是，我们还开发了一个可缩短编译时间并减少内存开销的独特功能：Abstract Shell（抽象外壳）。Abstract Shell 能围绕可重新配置分区创建仅限于最小接口的静态设计检查点。由于存在检查点，因此每次迭代只编译一小部分设计即可。换言之，Abstract Shell 无需对整个设计进行重新编译，其具有巨大的编译时间优势。

除此之外，借助 Abstract Shell，无论团队身处何处，都可同时进行一项设计。该功能可在无需共享专有数据的情况下向多个用户提供应用场景，从而实现协作设计环境。这可为复杂设计带来高生产率、快速优化以及强大的安全功能。 

随着复杂性的提升，出现与性能相关的挑战的可能性就越大。当今的硬件开发人员需要高级工具来高效解决问题并实现性能目标。 

我可以很自豪地说，Vivado 设计套件是一款使用独特机器学习算法实现智能设计运行的设计软件。这一功能可帮助开发人员以更少的设计迭代实现更高的 QoR。  

智能设计运行分为三个阶段：设计优化、工具选项探索以及“最后一英里”时序收敛。简单来说，该功能可通过自动计算设计分数（达到时序收敛的可能性）并分析影响性能的问题来节省时间，减少工作量。智能设计运行基于超过 10 万组训练数据从 60 多种专有定制策略中提取，可生成流程和方法指南以及基于机器学习的建议，逐步完成各个阶段，直至达到性能目标。

在设计周期早期，硬件开发人员需要精确估算功耗，以免浪费工作，并朝着满足系统需求的道路迈进。 

回到 Vivado 设计套件 2022.2，我们推出了新一代功耗估算工具：电源设计管理器（Power Design Manager）。该工具针对稳定性和准确性精心构建，特别适合带硬 IP 块的大型器件。 

电源设计管理器针对 Versal 器件的关键硬化 IP 提供了易于使用的界面和增强向导。此外，该工具还采用最新表征模型确保目标器件的功耗估算准确性，其可通过改善与热能及供电有关的约束帮助平台面向未来做好准备。 

借助 Vivado 设计套件 2023.1，我们将电源设计管理器支持扩展至更多器件。这些器件目前包括 Versal HBM 系列，该系列集成了快速内存、连接安全功能以及自适应计算，有助于为内存受限的计算密集型工作负载（如机器学习、数据库加速以及下一代防火墙等）消除处理及瓶颈问题。 

现在，硬件开发人员和系统架构师比以往任何时候都更需要高级设计工具来满足大型、复杂的自适应 SoC 及 FPGA 设计的功耗及性能需求。 

利用 AMD 自适应器件以及机器学习提供支持的 Vivado 设计套件，开发人员可以从一开始就通过缩短增量编译时间、减少设计迭代次数和精确的功耗估算来优化获得高质量结果的途径。  

欢迎进一步了解最新版本的新增功能，并下载 Vivado 设计套件。