开发复杂芯片时，无论是单片SoC还是Multi-Die系统，都需要克服更大的工艺、电压和温度（PVT）挑战，尤其是在采用先进节点时。为了提高性能和可靠性，片内PVT监控器已成为这些芯片中必不可少的“耳目”。
新思科技一直走在芯片监控解决方案的前沿，而这些解决方案是新思科技芯片生命周期管理（SLM）系列的一部分。最近，新思科技在台积公司N5和N3E工艺上完成了PVT监控IP测试芯片的流片。这是一个里程碑式的成功。从此，那些准备在这些先进节点上进行设计的开发者都可以从中受益。台积公司N3E工艺扩展了代工厂的3nm工艺家族，带来了更优的功耗、性能和产量，非常适合人工智能、高性能计算和移动通讯等应用中常见的计算密集型工作负载。台积公司N5工艺基于FinFET技术，与N7工艺相比，其速度提高约20%，功耗降低约40%。
新思科技SLM PVT监控IP目前已被全球140多家客户所采用，实现了600多项设计，可用于28nm至3nm工艺。IP本质上对工艺和制造技术很敏感，因此实现经验证的芯片性能是与芯片制造商建立信任的重要一环。经验证的IP可以缩短设计周期和节省成本。本文将进一步介绍监控IP如何助力提高芯片性能。
通过监控内部情况优化芯片健康状况
晶体管密度的增大、Multi-Die系统的出现以及对于突破芯片性能边界的追求等，都要求在整个芯片生命周期（从设计阶段到现场应用阶段）中监控PVT参数。此类监控的输出结果可带来深入的见解，从而激励芯片开发者采取行动来优化芯片健康状况，因而PVT监控对于先进节点半导体器件（例如具有FinFET和全环绕栅极（GAA）晶体管的器件）实现可靠操作和出色性能至关重要。
片内PVT子系统解决方案由多个片内监控器组成，这些监控器分别用于工艺检测、电压监控和温度传感。通过嵌入式监控IP可以了解所有这些方面的情况。PVT监控器的数据会输入中央管理中心（PVT控制器），并可通过标准接口进行访问。中央管理中心可根据客户不同的应用进行不同的配置，并集成到芯片的设计流程和架构中。
PVT监控是SLM的一个重要组成部分，其作用在半导体领域正变得越来越突出。Multi-Die系统中的裸片采用异构集成方式，这使厂商更加关注芯片的互连方式，也更加重视如何确保一个裸片的电压不会影响到封装内与之相邻的其他裸片。此外，监控对于单片SoC也很重要，尤其是在较小的工艺节点中，监控器可以标记互连中的IR压降等问题。
如今的芯片制造遭遇到了众多挑战，其中包括：
多热点
压降
制成变异性
工作负载难以预测
供电不确定（太多或不足）
工艺检测器可以协助评估和监控芯片的速度，不管是从一个裸片到另一个裸片的速度，还是跨越大裸片时的速度。所收集的数据将有助于深入了解芯片老化，并可用于电压/时序分析、动态电压频率调整优化以及速度分组。电压监控器可测量多域电源电压和/或IR压降，以验证和优化器件的功耗分布网络，尤其是当器件面临任务模式工作负载的压力时。温度传感器能够严格控制器件的热活动。
经过质量认证的芯片IP
新思科技SLM PVT监控IP可用于多种用途，包括实时热谱图、能量/功耗优化以及用于性能增强的芯片评估等。此外，该IP还通过了TSMC9000计划的认证，后者为台积公司IP联盟计划（台积公司开放创新平台®（OIP）的一个关键部分）的成员定义了一套精简版的IP质量评估标准。随着台积公司N5和N3E工艺的成功流片，新思科技将能够与客户一起分享有用的流片后特征分析报告。
下面一个例子可以体现出SLM PVT监控IP的工作方式。比如在AI用例中，由于工作负载很多，该芯片面临着严峻的热挑战，其功耗分布和IR压降均非常高。高功耗反过来又限制了性能，增加了运营费用和碳排放。SLM PVT监控IP可以提高该AI芯片的多核利用率，通过将监控器放置在热点附近，并凭借优化的性能功耗比和保持关键逻辑运算的算力供应裕量，更好地管理热不可预测性。
再来看一个由采用不同制程节点的裸片组成的Multi-Die系统。在这方面，制程变异性产生了影响，热问题也是如此。片上监控能够指示哪些裸片在变热并提供实际温度。这样一来，开发者便可以采取有意义的行动，例如降低电压、减慢时钟速度，甚至让某个区域休眠一段时间。
更完整的新思科技SLM系列产品则可解决多方面的挑战，包括规模和系统复杂性、不断演变的封装技术，以及不断增加的工作负载等。这些产品建立在充分的片内可观察性、分析和集成自动化的基础之上。为了在器件生命周期的每个阶段改善芯片健康状况和运行指标，这些产品会收集有意义的数据，从设计到生产再到测试和现场操作，提供连续分析和具有可行性的反馈。
在设计和现场应用之间形成闭环
芯片制造商再也不能对芯片内部的情况一无所知。片内可见性和洞察都是关键的工具，有助于优化半导体生命周期的每个阶段，并最终优化芯片质量。PVT监控加上全方位的SLM技术为开发者提供了一种准确高效的方式来了解芯片的内部和外部状况。
