RA6快速设计指南[5]时钟电路(3)

Renesas FSP为RA6 MCU提供了一个简单的可视化时钟配置工具，如下所示。

内部高速片上振荡器 (HOCO) 的运行频率为16MHz、18MHz或20MHz，精度为+/-2%或更高。可以通过使能锁频环 (FLL) 功能来提高HOCO的精度，这可将时钟精度提高到+/-0.3%或更高。有关详细信息，请参见硬件手册中的“电气规范”章节。

HOCO可以用作PLL电路的输入。当以这种方式使用HOCO时，不需要外部振荡器。当因空间限制或其他限制而需要减少PCB设计中的元件数量时，这可能是一个优势。不过，此时会因时钟精度问题而产生性能影响和限制，因此应针对您的应用进行评估。

对内部闪存（ROM和数据闪存）进行编程和擦除操作以及从数据闪存读取数据时，闪存接口时钟 (FCLK) 用作工作时钟。因此，FCLK的频率设置会直接影响从数据闪存读取数据所需的时间。如果用户的程序正在从数据闪存中读取数据，或者正在对内部闪存执行编程或擦除操作，则建议使用最大FCLK频率。

请注意，FCLK频率对读取ROM或对RAM进行读写操作没有任何影响。

有关使用CGC的更多信息和电路板设计建议，请参见《硬件用户手册》中“时钟生成电路 (CGC)”一章的“使用注意事项”部分。

通常，晶体谐振器及其负载电容应尽可能靠近MCU时钟引脚（XTAL/EXTAL、XCIN/XCOUT）放置。避免在晶体谐振器和MCU之间连接任何其他信号走线。尽量减少每条走线上使用的连接通孔数量。

外部晶体谐振器可以用作主时钟源。外部晶体谐振器可跨MCU的EXTAL和XTAL引脚连接。外部晶体谐振器的频率必须处于主时钟振荡器的频率范围内。

晶体谐振器的选择在很大程度上取决于各个独特的电路板设计。由于适合与RA6 MCU器件配合使用的可用晶体谐振器的选择可能很多，因此请仔细评估所选晶体谐振器的电气特性，以确定具体的实现要求。

下图给出了典型的晶体谐振器连接示例。

选择晶体谐振器和相关电容时，必须仔细评估。如果晶体谐振器制造商有相关建议，可以添加外部反馈电阻 (Rf) 和阻尼电阻 (Rd)。

CL1和CL2的电容值选择会影响内部时钟的精确度。要了解CL1和CL2值的影响，应使用上图中晶体谐振器的等效电路来模拟该电路。为了获得更准确的结果，还应考虑与晶体谐振器元件之间的布线相关的杂散电容。

RA6快速设计指南 [2] 仿真器支持(2)，MCU工作模式

RA6快速设计指南 [3] 选项设置存储器，时钟电路(1)

RA6快速设计指南 [4] 时钟电路 (2)