在上一篇介绍奈奎斯特-香农定理的文章中,我们看到当以每个周期不提供至少两个样本的频率对波形进行采样时,正弦波的频率特性将无法挽回地丢失。换句话说,如果我们以低于奈奎斯特速率的频率进行采样,我们就无法完美地重建正弦曲线。
然而,大多数信号不是单频正弦波。例如,调制的 RF 信号具有与载波和基带波形相关联的频率,代表人类语音的音频信号将覆盖一定范围的频率。
我们使用傅立叶变换来可视化信号的频率内容。时域图是传达单频信号背景下采样率不足的影响的好方法,但对于其他类型的信号,我宁愿使用频域。
假设我们想要数字化一个音频信号,该信号包括指定范围内的许多不同频率的混合。范围的高端定义为 f MAX,我们假设范围向下延伸至 DC,即使我们听不到那么低的频率。这种信号的傅里叶变换可能看起来像这样:
在数学领域,理想采样等效于将原始时域波形乘以一系列 delta 函数,间隔等于 1/f SAMPLE,我们称之为 T SAMPLE。(对于本文的其余部分,我们将使用 f S表示 f SAMPLE并使用 T S表示 T SAMPLE。)这种乘法导致采样信号在 delta 函数之间为零,并在每个点保留原始信号的值在与 delta 函数重合的时间。
这种时域采样过程如何影响信号的频域表示?让我们来看看。
首先要记住的是,时域中的乘法变成了频域中的卷积。因此,我们可以通过将原始信号的傅里叶变换与delta函数的傅里叶变换进行卷积来求出采样信号的傅里叶变换。
事实证明,delta-function train 的 Fourier 变换是 delta-function train。不同之处在于 delta 函数由对应于采样频率而不是采样周期的水平距离分隔。
当我们将 delta 函数的频谱与原始信号的频谱进行卷积时,我们创建了根据 delta 函数的位置移动的原始频谱的副本。因此,采样信号的频谱由多个相同的“子频谱”组成,这些“子频谱”以±f S、±2f S、±3f S等为中心。
我们现在拥有通过频域分析确认奈奎斯特-香农定理所需的信息。正如我在上一篇文章中表达的那样,这个定理如下:
如果系统以超过信号最高频率至少两倍的速率对模拟信号进行均匀采样,则可以从采样产生的离散值中完美地恢复原始模拟信号。
由于傅立叶变换的负频率部分,原始信号的完整数学带宽为 2f MAX。因此,为了确保子光谱不重叠,我们必须将它们至少移动 2f MAX。换句话说,采样频率必须比信号的最大频率至少高两倍。
如果满足这个条件,就可以完美地重建原始信号。为什么?因为原始光谱没有改变,我们可以通过低通滤波去除其他子光谱。(下一篇文章将更详细地探讨这一点。)如果不满足条件,则子频谱重叠,原始频谱被改变,再多的低通滤波也无法恢复原始信号。
当我们使用低于奈奎斯特速率的采样频率时,子谱重叠是信息被破坏的原因。子谱的重叠部分通过加法合并;如果我们尝试使用低通滤波器分离出原始频谱,重叠频带中的频率成分将不同,因此相应的时域信号将不同。
这个的正式名称是aliasing。
名词“别名”的定义之一是“虚假或假定的身份”。我们使用术语“混叠”是因为这种采样现象会导致一个频率分量移动到频谱中的一个新位置,从而将其自身“伪装”为不同的频率。
我们在上一篇文章中看到了这一点,其中以 1.1f信号采样导致离散时间波形的频率似乎远低于原始模拟波形的频率。
至此,我认为我们已经涵盖了抽样理论的基础方面。在下一篇文章中,我们将开始在理论和实践之间建立一些联系。
5月30-31号、6月08-09号,两期从基础到高级的ADC讲座,将涵盖高速ADC设计的原理、传统架构和最先进的设计。第一部分首先回顾了ADC的基本知识,包括采样、开关电容和量化理论。接下来,介绍了经典ADC架构的基础和设计实例,如闪存、SAR和流水线ADC。然后,本教程将对混合型ADC架构进行总体概述,这就结束了第一部分。在第二部分,首先描述了ADC的度量。然后,介绍混合或非混合架构的各种先进设计。该教程最后将以数字辅助解决技术结束。
>>>点击图片了解课程详情!
今天小编带来了:ISSCC2023套餐,里面有文章、Short Course、PPT、Tutorial等,同学可以拿回去自己学习研究。
1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、资深工程师的ESD设计经验分享
5、干货分享,ESD防护方法及设计要点!
6、科普来了,一篇看懂ESD(静电保护)原理和设计!
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时,该怎么处理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术?它与其他低频技术相比有何特点?
11、如何根据数据表规格算出锁相环(PLL)中的相位噪声
12、了解模数转换器(ADC):解密分辨率和采样率
13、究竟什么是锁相环(PLL)
14、如何模拟一个锁相环
15、了解锁相环(PLL)瞬态响应
16、如何优化锁相环(PLL)的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环(PLL) 倍频:瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计?
22、什么是模拟 IC 设计?
23、什么是射频集成电路设计?
24、学习射频设计:选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC:“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟?I和Q的合并和分离应该怎么做?
28、良好通信链路性能的要求:IQ 调制和解调
29、如何为系统仿真建模数据转换器?
30、干货!CMOS射频集成电路设计经典讲义(Prof. Thomas Lee)
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介(一)
39、Delta-Sigma ADCs中的噪声简介(二)
40、Delta-Sigma ADCs 中的噪声简介(三)
41、了解Delta-Sigma ADCs 中的有效噪声带宽(一)
42、了解Delta-Sigma ADCs 中的有效噪声带宽(二)
43、放大器噪声对 Delta-Sigma ADCs 的影响(一)
44、放大器噪声对 Delta-Sigma ADCs 的影响(二)
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货!《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体(Fairchild)的故事!
58、帮助你了解 SerDes!
1、免费公开课:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免费公开课:从 5 微米到 5 纳米的模拟 CMOS(Willy Sansen)
3、免费公开课:变革性射频毫米波电路(Harish Krishnaswamy)
4、免费公开课:ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课:ESSCIRC2019-讲座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免费公开课:CICC2019-基于 ADC 的有线收发器(Yohan Frans Xilinx)
7、免费公开课:ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课:ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课:ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课:ISSCC2020-小数N分频数字锁相环设计
11、免费公开课:ISSCC2020-无线收发器电路和架构的基础知识(从 2G 到 5G)
12、免费公开课:ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课:ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课:ISSCC 2022-高速/高性能数据转换器系列1(Prof. Boris Murmann)
15、免费公开课:ISSCC 2022-高速/高性能数据转换器系列2(Dr. Gabriele Manganaro)
16、免费公开课:ISSCC 2022-高速/高性能数据转换器系列3(Prof. Pieter Harpe)
17、免费公开课:ISSCC 2022-高速/高性能数据转换器系列4(Prof. Nan Sun)
点击下方“公众号”,关注更多精彩
半导体人才招聘服务平台