3D FPGA技术：延续摩尔定律的黑科技，下篇

英特尔FPGA从它的旗舰产品 – 基于英特尔14nm制造的Stratix10系列开始，采用了Heterogeneous 3D system-in-package (SiP) technology ，即“异构3D系统级封装技术”。该技术产生的背景与摩尔定律驱动的半导体制造工艺的发展也有密切联系，最主要的因素有以下两点：

第一，不同功能的IP所对应的成熟（或性价比更高的）制造工艺不尽相同。在下图中可以看到，对于逻辑电路而言，工艺越先进通常会带来更好的性能和功耗，这也是为何CPU，FPGA等不断追求新工艺的原因；然而对于很多其他类型的IP，如DRAM，Flash，传感器和模拟器件等，他们都适合或只能使用已成熟的工艺进行制造。这样就需要提供一种桥接的方式，将不同代的IP进行异构整合。

第二，不同IP的更新迭代速度不同。这里最典型的例子就是各类收发器IP和FPGA的整合。

对于相同的FPGA，可能需要集成不同类型的收发器，它们可能需要支持不同的协议和标准，如PCIe，以太网等，也可能有不同的数据速率的发展和迭代，如从10.3Gbps到28Gbps再到今后会出现的56Gbps等。但是如果将收发器和FPGA进行同构集成，即做在同一枚裸片上，那么每次收发器进行功能迭代和发展，都要重新进行整枚芯片的流片过程。同时，如果需要支持不同的速率或标准，就需要制造多个不同的完整芯片。因此需要一种集成方式，保持FPGA裸片独立不变，且能异构连接多种收发器IP以组成完整系统。

综上，英特尔的3D系统集成技术可以解决上述问题，如下图所示，这使得FPGA与其他不同功能的IP，以及不同的制造工艺，进行混合集成，并实现异构系统。

英特尔3D系统级封装的核心技术是嵌入式多管芯互联桥接（Embedded Multi-die Interconnect Bridge - EMIB）技术。在2017年的英特尔精尖制造日中，英特尔资深院士Mark Bohr对EMIB技术进行了详细阐述。EMIB技术的示意图和封装切面图如下所示。和Xilinx的SSI技术不同，EMIB没有引入额外的硅中介层，而是只在两枚裸片边缘连接处加入了一条硅桥接层（Silicon Bridge），并重新定制化裸片边缘的I/O引脚以配合桥接标准。

与使用硅中介层的技术相比，EMIB最大的优点在于以下两点：

1. 降低了系统的制造复杂度。因为无需制造覆盖整个芯片的硅中介层，以及遍布在硅中介层上的大量硅通孔（TSV），而只需使用较小的硅桥在裸片间进行互联即可。同样的，由芯片I/O至封装引脚的连接和普通封装技术相比并未变化，而无需再通过TSV或硅中介层进行走线。

2. 降低了不同裸片间的传输延时，减少了信号的传输干扰。硅桥接只需在硅片边缘进行，不需要在中介层中使用长导线。对于模拟器件（如收发器）而言，由于不存在通用的中介层，因此对高速信号的干扰明显降低。
   

具体到Stratix10 FPGA中，EMIB主要被用来进行FPGA和收发器以及高带宽存储器（High Bandwidth Memory - HBM）的连接，如下图所示。

该芯片的一些技术细节，特别是其3D架构也在2017年的Hot Chips 大会上对外公布。另外，在已经公布的英特尔下一代FPGA Falcon Mesa中，会使用第二代EMIB技术。

Stratix10和Xilinx 3D FPGA最大的不同点在于它使用了一枚完整的FPGA硅片，而非多个分立的小型FPGA，这使其理论上可以基本上规避掉上文中提到的多硅片模型的各种缺点。需要注意到的是，除收发器和存储器以外，EMIB技术还可以使得FPGA直接与CPU或/和ASIC进行连接，而不需要通过传统的PCIe或QPI总线，因此系统系能将大幅提升。

从另一个角度看，这种异构集成技术解耦了FPGA，CPU和ASIC的开发周期，形成了一种模块化系统集成方案。对英特尔本身而言，自不必说其各类CPU产品，更有日渐丰富的ASIC产品如针对人工智能和神经网络的Nervana产品系列、针对计算机视觉的Movidius产品系列、以及针对自动驾驶的Mobileye系列，都可以搭配FPGA进行快速的芯片级整合，形成各自的硬件加速方案。另外，还可以结合其他第三方的IP。

可以看出，使用异构FPGA集成可以进一步扩展FPGA的应用场景，加速了细分产品的面市时间。在简化硬件开发的同时，产品研发的重心也会逐渐偏移到软件层面，相对而言降低了开发门槛，使得更多开发者加入，扩大整个生态系统。

然而，同样需要注意到这种基于EMIB的异构FPGA技术的几个问题：

首先，英特尔FPGA的方案和Xilinx最大的不同在于使用了单枚FPGA裸片，这样一来，每代工艺早期的良率将可能会成为很大的问题。不过，随着半导体制造工艺不断推进，技术难度不断增加，因此两代工艺的间隔会被逐渐拉长，这样会使得每代工艺的成熟时间也对应增长，使得工艺早期的良率问题能在一定程度上得以缓解。

需要注意的是，Mark Bohr在2017年的英特尔精尖制造日上指出，工艺间隔时间的增长并非代表摩尔定律失效，而是需要“让子弹再飞一会儿“。如下图所示，英特尔14nm到10nm工艺的间隔时间大概为4年，但晶体管密度增长了2.7倍，仍旧准确符合摩尔定律中每18个月晶体管密度增加1倍的描述。

第二，通过EMIB连接不同裸晶后可能会形成一个不规则的芯片结构，由此可能引发一系列潜在的问题。例如，在英特尔刚刚发布的Stratix10 MX FPGA的官方图中（下图），我们可以看到FPGA与HBM以及收发器的布局排列。另外我们已知各部分由EMIB连接且没有硅中介层。但由于EMIB和SSI相似也是无源器件，另外由于FPGA和其他外置位IP的制作工艺、集成方法（如Stratix10MX中的HBM是基于TSV制造的3D芯片）都不尽相同，那么在芯片工作时EMIB两端及其本身的一致性可能会成为问题，如发热不均衡导致的应力、连接、可靠性等问题。当然这些只是个人的猜测，或许已被解决也未可知。

本文详细介绍了两家主要FPGA厂商各自采用的3D FPGA封装集成技术。总体而言，两家的技术各有千秋，优缺点同样鲜明。但其共同点都是在不断提高系统集成度，带来更好的性能和功耗，并推进半导体技术的发展，延续摩尔定律。

严格来讲，文中所述的技术并非真正意义上的3D 集成技术，因为各个裸晶仍旧排列在二维平面，只是通过额外的中介层或桥接进行系统级集成，因此在学术界通常称其为2.5D技术，即介于2维芯片和3维芯片之间。但随着摩尔定律继续驱动技术的发展，将裸晶进行堆叠构成的真∙3D FPGA芯片也终将面世并逐渐成为主流，也或许会出现其他更加新颖的架构。让我们拭目以待。

1. Heterogeneous Modular Platform, Sergey Shumarayev, Hot Chips 2017.

2. Intel whitepaper: Enabling Next-Generation Platforms Using Intel 3D System-in-Package Technology.

3. Intel’s New 10 nm Process: The Wind in our Sails, from FPGA CPU News.

带你走进万物存储、万物智能、

万物互联信息革命新时代