对于运放,书本上往往只会讲到电压反馈型运放(Voltage Feedback Amplifier, VFA), 相信大家都非常熟悉了,基本的原理就是将输入的差模电压信号放大到输出,我们一般打交道的最多的也就是这种运放,所以网上绝大多数的资料都是在讲电压型运放。而当我们初次使用电流反馈型运放(Current Feedback Amplifier, CFA)的时候,往往会感到非常懵逼,因为这玩意儿说实话内部结构有点反直觉,而且具有一些特有的性质,比如增益与带宽无关,作为单位反馈的时候反馈电阻不能直接接成0欧姆,否则你会调BUG到怀疑人生。但CFA也有其优势,比如带宽和压摆率具有与生俱来的优势,因此常常用于高频信号的场合。所以了解这样的运放到底和普通的运放有什么不同才能帮助我们更好的使用它!如果你还有兴趣,就耐心看下去吧!作为科普性的文章, 本文不会太难,不过我会尽力让大家有一个直观的认识,相信我,没有什么复杂的公式!
如果要完全讲清楚这部分内容,其实需要大量的数学公式推导。相信大家都不太爱看数学公式,我也是,公式看多了头发顶不住。而且,太复杂的公式推导也不能建立起来我们对于这个系统的感性认识。所以我准备基于系统控制的最基本理论来尝试讲清楚所谓电流反馈型和电压反馈型运放到底原理区别是什么样的。为此,我需要先做一些要用到的基本概念的铺垫。也就是下面的这张图了
相信大家对这张经典的闭环控制框图不会陌生,其中,输入信号为
那么重点来了,其实电压反馈型运放和电流反馈型运放都可以用这样的控制框图来理解。而对于电压型反馈型运放,其对应的控制框图中输入信号、反馈信号以及误差信号均为电压!对于电流反馈型运放,其对应的控制框图中输入信号、反馈信号以及误差信号都为电流,我理解的这就是两种运放的本质区别。请注意,两种开环架构都实现了相同的闭环结果:差分输入电压为零,输入电流为零。理想的电压反馈放大器具有高阻抗输入,从而导致零输入电流,并使用电压反馈来维持零输入电压。相反,电流反馈运算放大器的输入阻抗低,导致差模输入电压为零,并使用电流反馈来保持零输入电流,所以两种运放都是满足虚短与续断的外部特性的。其实就是一种对偶的关系,我感觉还蛮有意思的!
看完了基本的概念,我们还是得回到具体的电路逻辑是什么样的。这一小节我们看看两种运放的内部结构,并来推导一下两种运放的传递函数。虽然是推导,但是很简单,只需要用到上面提到的唯一的公式就够了。拒绝公式,从我做起。
首先回顾熟悉的电压反馈型运放的基本结构。如下图所示,输入的信号减去反馈的信号,误差被放大
紧紧抓住VFA中的信号为电压这一点,画出他的系统框图如上面的右图所示。根据这个系统框图,再利用环路的增益公式直接套用,可以很容易求出系统的传递函数为
所以当前向增益
所以F影响着
另一方面,我们来看电流反馈型运放,示意图如下图所示。
其结构就有点反直观了,不过,牢记一点,从电流出发就能很好的理解这个电路。输入信号连接到运放正输入端,经过一个buffer,以及一个很小的buffer输出电阻直接连接到负输入端。这里buffer的增益近似为1,buffer输出阻抗近似为0,所以我们在后面的分析中,为了简单忽略掉。然后在这条之路上的电流会被内部一个电流镜像到输出,乘以一个阻抗网络Z(s) 之后,最后经过电压buffer得到输出。所以输出电压实际上与输入端的电流直接相关。而根据叠加原理,这条支路上的电流实际上是输入电压的电流响应和反馈电压的电流响应之差!所以说,电流反馈型运放反馈的是电流信号,放大的也是电流信号,最后,误差电流信号会经过一个阻抗网络Z(s) 将放大的电流信号再次转换为电压。
对于这个系统,直接推导闭环的增益还是不如画出系统框图来的快。不过在画框图之前我们得明确,既然CFA中的信号应该是电流信号,那么输入的电流是什么,反馈电流是什么。很简单,输入电流是
当阻抗网络
可能我们会听说一些概念,比如电压反馈型运放具有增益带宽积,而电流反馈型则没有这个概念;电流反馈型运放具有更高的带宽和输出压摆率;电流反馈型运放精度不如电压型。但是如果不清楚二者的为什么会有这样的差异,仅仅是记住这样的概念肯定是毫无意义的。好在,理解起来并不难!且听我慢慢分析。
这里我们将VFA和CFA的闭环传递函数整理一起,看看他们的表达式有什么区别,这里只是总结了一下前面的公式,没有新的东西。
尽管二者的低频增益都等于1/F,但对于VFA,系统分母与F直接相关,换句话而言就是对于VFA,其增益与带宽互相couple,一一对应,这是VFA增益带宽积的本质原因。而CFA分母仅仅与Rf有关。这就为CFA的使用提供了更多的一个维度,Rf决定带宽,Rf与Rg共同决定增益。
其实琢磨这个问题也蛮有意思的,也涉及到芯片内部系统设计的问题。作为外行只能大概凑凑热闹,不过管中窥豹也是挺有意思的,这里简单说一说我自己的理解。我找来了opa192的这么一款运放的幅频和相频曲线,如下所示
可以看到,在其带宽范围内,基本就是一个单极点系统,而且这个极点位置非常低,基本只有几Hz。这是由于,为了保证精度,运放增益需要做到非常大,所以不可避免运放需要多级的结构,而每一级都会引入新的极点。当带宽范围内极点数量大于1个之后(暂时不讨论零点的事情),带宽范围内就难以保证足够的相位裕度,尤其是在单位增益的频率处,相位裕度是最低的。
而电压跟随器就是运放的一种常见接法,此时反馈系数等于1,根据增益带宽积的概念,环路的增益
所以,一方面,带宽内不允许多个极点出现,一方面,为了低频增益足够大,又必须使用多级放大结构,难以避免会引入多个极点。为了解决这一问题,电压型运放内部都会有内部补偿(Internal Compensation),比如常见的米勒电容补偿,通过极点分裂(Pole Splitting)的效应来人为拉低主极点,拉远非主极点。如下图中的C1就是米勒补偿电容(这里只能找到LM741的内部图来解释一下)
这个电容的效果是把主极点往低频去推,把主极点往高频推(一般刚好把次主极点推到开环带宽的地方,使得带宽位置刚刚好又45°的相位裕量)。所以,这样的补偿实现了系统开环带宽内稳定,代价则是降低了带宽(因为主极点跑到低频去了)。
另一方面,对于电流型运放,前面推导了,其环路增益仅仅是与反馈电阻有关的,与反馈系数没有关系,所以运放的生产商的工程师会测试芯片在不同的反馈电阻Rf的情况下的幅频特性和相频特性,来折衷取一个带宽高且稳定的参数,并写在Datasheet作为推荐。用户只需要再根据自己需要用到的增益来设定Rg即可。所以运放在设计的时候就不需要以内部补偿的形式保证环路的增益稳定,或者说仅仅部分补偿即可。所以这就意味着CFA是比VFA的带宽要高。
那么可能有的朋友就要问了,是不是电压型运放我也可以只做部分补偿,从而提高带宽。答案是yes。比如我找到一款带宽非常高的运放,OPA855。这一款的增益带宽积可以做到8G,简直就是怪物的存在,不过他也是有所牺牲的,比如低频增益只有80,就明显不如OPA192的130dB,而且在环路内是不稳定的。因此,这样的运放就需要用户对于运放足够的了解,否则就会出现意想不到的“惊喜”~
罗里吧嗦地说了一大堆,还是得小结一下。主要就是从系统的角度谈了一下电压反馈型运放和电流反馈型运放的本质区别,推导了增益关系并分析了为什么电流反馈型运放具有更高的带宽并且没有增益带宽积的概念。文章内容已经很长了,本来想再聊一聊VFA和CFA运放的内部结构细节,比如输入端的区别之类的,还有CFA的精度问题等等,只能留到以后和大家分享啦~
本文转自知乎,作者其遇,版权归原作者所有,仅供大家学习。
今天小编带来了:ISSCC2023套餐,里面有Short Courses、文章、PPT、Tutorial等,同学可以拿回去自己学习研究。
1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、资深工程师的ESD设计经验分享
5、干货分享,ESD防护方法及设计要点!
6、科普来了,一篇看懂ESD(静电保护)原理和设计!
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时,该怎么处理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术?它与其他低频技术相比有何特点?
11、如何根据数据表规格算出锁相环(PLL)中的相位噪声
12、了解模数转换器(ADC):解密分辨率和采样率
13、究竟什么是锁相环(PLL)
14、如何模拟一个锁相环
15、了解锁相环(PLL)瞬态响应
16、如何优化锁相环(PLL)的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环(PLL) 倍频:瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计?
22、什么是模拟 IC 设计?
23、什么是射频集成电路设计?
24、学习射频设计:选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC:“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟?I和Q的合并和分离应该怎么做?
28、良好通信链路性能的要求:IQ 调制和解调
29、如何为系统仿真建模数据转换器?
30、干货!CMOS射频集成电路设计经典讲义(Prof. Thomas Lee)
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介(一)
39、Delta-Sigma ADCs中的噪声简介(二)
40、Delta-Sigma ADCs 中的噪声简介(三)
41、了解Delta-Sigma ADCs 中的有效噪声带宽(一)
42、了解Delta-Sigma ADCs 中的有效噪声带宽(二)
43、放大器噪声对 Delta-Sigma ADCs 的影响(一)
44、放大器噪声对 Delta-Sigma ADCs 的影响(二)
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货!《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体(Fairchild)的故事!
58、帮助你了解 SerDes!
59、ISSCC 2022 值得关注的新技术!
60、ISSCC 2023 有什么值得关注的亮点?
1、免费公开课:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免费公开课:从 5 微米到 5 纳米的模拟 CMOS(Willy Sansen)
3、免费公开课:变革性射频毫米波电路(Harish Krishnaswamy)
4、免费公开课:ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课:ESSCIRC2019-讲座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免费公开课:CICC2019-基于 ADC 的有线收发器(Yohan Frans Xilinx)
7、免费公开课:ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课:ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课:ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课:ISSCC2020-小数N分频数字锁相环设计
11、免费公开课:ISSCC2020-无线收发器电路和架构的基础知识(从 2G 到 5G)
12、免费公开课:ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课:ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课:ISSCC 2022-高速/高性能数据转换器系列1(Prof. Boris Murmann)
15、免费公开课:ISSCC 2022-高速/高性能数据转换器系列2(Dr. Gabriele Manganaro)
16、免费公开课:ISSCC 2022-高速/高性能数据转换器系列3(Prof. Pieter Harpe)
17、免费公开课:ISSCC 2022-高速/高性能数据转换器系列4(Prof. Nan Sun)
点击下方“公众号”,关注更多精彩
半导体人才招聘服务平台