2、因为是使用Spcetre进行仿真，所以去下载Linux版本的，在下载前需要注册，注册的时候可以填写俺的邀请码“638C6254B”，这个比较重要，只有有邀请码注册才能获得一个免费生成电路的机会，可以更加完整的体验一下这个工具来决定是否要购买，毕竟一个token就要9.99刀。
3、在下载好之后直接运行ADT，将会出现弹窗让你输入license，此时只需要复制该界面下的的 host ID，进入ADT官网右上角的 Dashboard，在其中的license Manager中generate new license，随后会在邮箱中收到license文件，将该文件放在你的目录下，在该界面中添加即可。
4、进入之后可以先点开其模板观察，如果自己使用，首先需要选择对应的仿真器，即Spectre，随后添加网表路径，观察其模板可知只需要提供要使用的PMOS和NMOS器件的网表文件即可。
5、生成网表文件，打开virtuoso，新建cellview，在其中拖入需要使用的NMOS和PMOS管，注意，将管子的宽长分别命名为WN，LN和WP，LP，方便与ADT需要的格式一致，设置好shift+X后打开任意仿真器，以ADE L为例，点击 Netlist and Run，可在仿真目录下生成需要的网表文件。其中网表文件的路径可在仿真器 Setup/Simulator/Directory/Host中查看，如下图所示：
6、在文件目录下找到你对应的CellView，随后进入目录/Spectre/schematic，所需要的文件为input.scs，此时可以打开该文件与模板中的文件进行对照确认是否有误，如下图所示，此外，在模板注释中包含相应的需要注意的点。
（上图就是典型的错了，L和M不是需要的未知变量）
7、将该文件加载到网表路径中。
8、在 Device Characterization Parameters中修改参考值，具体可点击旁边的小问号查看，其中 W 选择较大值；finger数取决于自己的应用，默认为1；Length即为在gm/id方法中想要扫描的范围与步长，合理选择即可，格式和matlab中格式一致；VGS、VDS、VSB同样为gm/id方法中需要扫描的值，可以适当降低步长；输出变量即为你想要获得的变量，这些变量都会被保存在阵列中，这个的数量会一定程度上决定 Look Up Table产生的时间，不需要的可以不用点，他们的单位同样可以点击小问号查看。
9、点击 Generate LUTs即可，需要的时间比较久，大概10多分钟。
10、生成完成之后可以点击下一项 Device Xplore查看gm/id等曲线，在右侧 LUT中可以选择之前生成过的查找表，之后可以调整 X-axis和Y-axis 选择每幅图对应什么样的曲线，同时修改产生在不同 L 下对应的值，要产生多条曲线只需要用逗号“,”分隔即可还是比较方便，此外可以对Y轴显示的值进行设置，在Y-Expr那里，比如想查看GBW即写入公式即可。
12、进行 DDB Generation，选择需要的电路结构，包括放大器，bgr，电流镜等的多种结构，选择满足自己需求的结构即可，在下方电路参数中可以更改生成的范围还有基本的电路参数如电源电压等，在设置好后生成即可，此处要注意，需要先拥有“Token”才能够生成，具体可在官网“Dashboard”中的“Token Manager”中购买，之后点击 “unlock Design”，选择对应的Host ID，接着选择炫耀的结构，“ADD Design”即可。但因为要钱俺也没用过，但是！如果你在注册的时候填写俺的邀请码“638C6254B”！对就是这串数字！你就可以可以获得“Gift Token”然后免费体验了！当然我也可以得到hh，有了之后再继续写教程。
但是即使不使用它的生成，单纯的看查找表其实也不错。
本文转自：Poplar Who平平无奇的小机灵鬼儿@知乎，谢谢！
今天小编带来了：ISSCC2023套餐，里面有文章、PPT、Tutorial等，同学可以拿回去自己学习研究。
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货！《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体（Fairchild）的故事!
58、帮助你了解 SerDes！
59、ISSCC 2022 值得关注的新技术！
60、ISSCC 2023 有什么值得关注的亮点？
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课：ISSCC 2022-高速/高性能数据转换器系列1（Prof. Boris Murmann）
15、免费公开课：ISSCC 2022-高速/高性能数据转换器系列2（Dr. Gabriele Manganaro）
16、免费公开课：ISSCC 2022-高速/高性能数据转换器系列3（Prof. Pieter Harpe）
17、免费公开课：ISSCC 2022-高速/高性能数据转换器系列4（Prof. Nan Sun）
点击下方“公众号”，关注更多精彩
半导体人才招聘服务平台
