Virtuoso平台:定制IC技术工具用于全定制IC设计;
RTL-GDS II实施:Digital & Signoff技术工具包括 Genus Synthesis, Conformal Equivalence Checker, Stratus High Level Synthesis, Joules Power Analysis, Innovus Place & Route, Quantus RC Extraction, Tempus Timing Signoff, Voltus Power Integrity Signoff, Modus Automatic Test Pattern Generation;
系统和验证套件:JasperGold Formal Verification, Xcelium simulation, Palladium Z1 emulation, Protium S1 FPGA prototyping, Perspec software-driven tests, vManager plan & metrics, Indago debug, 以及Verification IP等;
设计IP:面向内存/存储器/高性能接口协议( USB、PCIe控制器和PHY )的设计IP;
Tensilica DSP处理器IP:针对音频、视觉、无线Modem和神经网络的DSP处理器IP包括图像/视觉/AI处理咏Vision DSP、 音频/语音/演讲处理用HiFi DSP、IoT用Fusion DSP、雷达/激光雷达/通信处理用ConnX DSP,以及用于AI加速的DNA处理器;
Allegro平台:PCB和封装技术工具用于IC、封装和PCB的协同设计,包括Specctra auto-router、OrCAD/PSpice,以及Sigrity。