上一篇文章介绍了一个电路,我称之为双运放电流源(或电流泵)。
这是原理图:
我展示了此拓扑的LTspice实现,我们查看了基本模拟的结果。不过,我想了解更多有关此电路的信息,尤其是因为它被描述为精密电流泵。我们真正期望从该电路获得什么样的精度?
在本文中,我们将执行旨在回答三个问题的模拟。
理想条件下的输出电流有多精确?
负载变化如何影响输出电流的精度?
当考虑电阻容差时,典型和最坏情况下的精度是多少?
这是我们将用于第一次模拟的电路:
施加到差分输入级的电压在 100 ms 间隔内从 –250 mV 变为 250 mV。输入电压与输出电流相关的公式告诉我们,流过负载的电流应为 V IN /100。
为了查看生成的负载电流与理论预测的匹配程度,我们将绘制模拟负载电流与数学计算负载电流之间的差异。
误差极小,其大小与负载电流的大小成正比。
当我们谈论电压调节器时,负载调节是指调节器在负载电阻变化的情况下保持恒定电压的能力。我们可以将相同的概念应用于电流源:对于不同的 R LOAD值,电路如何保持指定的输出电流?
对于此仿真,我们将提供 250 mV 的固定输入电压,并且我们将使用“阶跃”指令以 10 Ω 的阶跃从 1 Ω 到 1000 Ω 改变负载。
“测量”指令允许我们绘制误差与步进参数(即负载电阻)的关系图,而不是与时间的关系图;这是通过打开错误日志(View -> SPICE Error Log),右击并选择“Plot .step'ed .meas data”来完成的。
对于更大的负载电阻,输出电流误差确实会显着增加——从大约 50 nA 增加到 800 nA。然而,800 nA 仍然是一个非常小的误差。
如果我们用旨在接近真实运算放大器性能的宏模型替换理想运算放大器,您认为负载调节会有多大变化?让我们来看看。
输出误差的变化百分比非常相似。在第一次模拟中,误差在负载电阻范围内增加了 15.7 倍。在第二个仿真中,我使用了 LT1001A 的宏模型,它增加了 12.1 倍。
有趣的是,LT1001A 的性能优于 LTspice“理想的单极点运算放大器”——误差幅度在整个范围内要低得多,而且误差相对于负载电阻更稳定。我不知道该如何解释。也许理想的单极运算放大器并不像我想象的那么理想。
我们不需要模拟来确定 R1 电阻变化的影响;输入电压和输出电流之间的数学关系让我们清楚地了解偏离标称值的 R1 值会引入多少误差。
此外,应用笔记中的电路图显示了 R4 与 R2 的比率将如何影响输出电流,因为该比率决定了 A V,而 I OUT与 V IN乘以A V成正比。
然而,不太清楚的是电阻器之间不完美匹配的影响。电路图表明R2和R3要匹配,R4和R5要匹配。我们可以通过执行蒙特卡罗模拟来研究这一点,其中电阻值在其公差范围内变化。
如果仿真包括大量蒙特卡罗运行,则仿真结果中报告的最大和最小误差可以解释为与电阻容差相关的最坏情况误差。
对于此仿真,我们将 R2 和 R4 固定为 100 kΩ;这防止了 A V的变化。我们将通过对 R3 和 R5 的值应用蒙特卡罗函数来降低电路的匹配。
如“step”SPICE 指令所示,一次仿真包含 100 次运行。“mc(100k,0.01)”值指定 100 kΩ 的标称电阻,容差为 1%。
这是 100 次运行的输出电流误差图。
平均误差为 15.6 µA,是预期 2.5 mA 输出电流的 0.6%,在最坏情况下,实际输出电流与预期电流的偏差约为 40 µA。
我会称之为非常好的精度。让我们看看当我们使用 0.1% 的公差而不是 1% 时情况如何改善。
现在平均误差为 1.6 µA,仅为预期输出电流的 0.06%,最坏情况下的误差已降至 4 µA 范围。
我们进行了 LTspice 仿真,为双运算放大器电流泵的性能提供了宝贵的见解。
1% 的电阻容差,确定输入增益的电阻器固定在其理论值,可实现高精度。将 0.1% 的容差应用于所有电阻器会提供良好的性能,并且由于 0.1% 的电阻器很容易买到而且不贵,我同意应用笔记作者推荐 0.1% 容差而不是 1% 容差的观点。
1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、资深工程师的ESD设计经验分享
5、干货分享,ESD防护方法及设计要点!
6、科普来了,一篇看懂ESD(静电保护)原理和设计!
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时,该怎么处理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术?它与其他低频技术相比有何特点?
11、如何根据数据表规格算出锁相环(PLL)中的相位噪声
12、了解模数转换器(ADC):解密分辨率和采样率
13、究竟什么是锁相环(PLL)
14、如何模拟一个锁相环
15、了解锁相环(PLL)瞬态响应
16、如何优化锁相环(PLL)的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环(PLL) 倍频:瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计?
22、什么是模拟 IC 设计?
23、什么是射频集成电路设计?
24、学习射频设计:选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC:“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟?I和Q的合并和分离应该怎么做?
28、良好通信链路性能的要求:IQ 调制和解调
29、如何为系统仿真建模数据转换器?
30、干货!CMOS射频集成电路设计经典讲义(Prof. Thomas Lee)
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介(一)
39、Delta-Sigma ADCs中的噪声简介(二)
40、Delta-Sigma ADCs 中的噪声简介(三)
41、了解Delta-Sigma ADCs 中的有效噪声带宽(一)
42、了解Delta-Sigma ADCs 中的有效噪声带宽(二)
43、放大器噪声对 Delta-Sigma ADCs 的影响(一)
44、放大器噪声对 Delta-Sigma ADCs 的影响(二)
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货!《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体(Fairchild)的故事!
58、帮助你了解 SerDes!
1、免费公开课:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免费公开课:从 5 微米到 5 纳米的模拟 CMOS(Willy Sansen)
3、免费公开课:变革性射频毫米波电路(Harish Krishnaswamy)
4、免费公开课:ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课:ESSCIRC2019-讲座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免费公开课:CICC2019-基于 ADC 的有线收发器(Yohan Frans Xilinx)
7、免费公开课:ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课:ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课:ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课:ISSCC2020-小数N分频数字锁相环设计
11、免费公开课:ISSCC2020-无线收发器电路和架构的基础知识(从 2G 到 5G)
12、免费公开课:ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课:ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课:ISSCC 2022-高速/高性能数据转换器系列1(Prof. Boris Murmann)
15、免费公开课:ISSCC 2022-高速/高性能数据转换器系列2(Dr. Gabriele Manganaro)
16、免费公开课:ISSCC 2022-高速/高性能数据转换器系列3(Prof. Pieter Harpe)
17、免费公开课:ISSCC 2022-高速/高性能数据转换器系列4(Prof. Nan Sun)
点击下方“公众号”,关注更多精彩
半导体人才招聘服务平台