如何使用Vivado来计算器件的封装飞行时间?

FPGA开发圈 2023-03-01 14:52


问题描述:

如何使用Vivado计算器件的封装延迟/封装飞行时间?

解决方法:

我们不提供轨迹长度数据,而是提供时间上的延迟,因为这是估计真实封装延迟的最准确的方法。

1) 在Vivado中打开任何设计,无论是RTL、网表还是已实现的设计。然后选择导出>I/O端口>CSV。

你会看到每个引脚的所有最小和最大封装延迟。

最小/最大的跟踪延迟也会显示在封装引脚窗口中,每个封装引脚都有两个独立的列。

同样的,你可以选择文件->导出I/O端口,得到一个包含延迟的CSV类型的电子表格。

2) 如果没有项目,你可以使用以下Tcl命令。

link_design -part 
write_csv 

例如:

link_design -part xc7k410tffg900-2
write_csv flight_time



FPGA开发圈 这里介绍、交流、有关FPGA开发资料(文档下载,技术解答等),提升FPGA应用能力。
评论 (0)
我要评论
0
0