答题 | 据说只有大神才知道这个电容的作用

灰常感谢众网友们的关注，高速先生也会大家的回答里面看到了很多有特点的知识哈，下面说说高速先生对于这篇文章的一些想法：

1，我们可以把这个电容叫做共模抑制的电容，主要作用就是抑制差分线所产生的共模噪声了；

2，差分线在理想情况下是没有共模噪声的，所以理论上是不需要这个电容的。但是理想是理想，实际又是另外一回事，任何引起差分线P和N不一致的因素都能使差分线产生共模噪声，例如走线存在skew，阻抗遇到玻纤效应存在变化，其中一根遇到其他信号的串扰，驱动器P和N的时延不一样，加工蚀刻等等因素，所以从这一点来看，增加这个电容是在考虑实际情况下的一个很好的方案；

3，大概回答一些网友问的共性问题，例如这个电容的容值选择，一般来说我们的差分线的不一致产生的共模噪声都不会太过高频，因此我们会选取nf级别的电容就OK了；然后问是否能接到VCC，高速先生认为也是OK的，因为VCC最后也会通过更多的电容进行滤波，同样能把共模噪声滤掉；还有就是增加一个电容会有分支和过孔，会不会有负面的影响，这个问题又要说it depends了，具体看关注你对共模噪声的考量和本身信号拓扑的裕量大不大来权衡，但是一般来说，如果设计得当，加这个电容不会有太多负面的影响，当然高速先生也见过不少设计是不加这个电容的，最终的产品也是没问题的。

网友的问题是在太多，如果还有想知道的问题，我们可以后面慢慢聊哈，本期文章的点评就到这了。

这个电容一般端接到GND和端接到VCC有什么区别，参考平面不同？参考GND时可否端接到VCC

由于浮动或无端接共模原因，有源器件（放大器、混频器和 ADC）可能会出现负载情况，其可导致性能降低。例如，很多差分放大器都具有控制共模信号的有源电路。有些共模负载情况会降低这些电路的相位裕度。滤波器通常可用于减弱超出有源系统器件能力的噪声和寄生信号。不过，差分滤波器完全无法减弱共模噪声，除非经过专门设计。差分信号不对称、相位差、等长不等时、跨分割都导致产生共模噪声。另外加工方面：玻纤效应、PCB压合时的层偏、阻抗不匹配都可能引起共模噪声。

理想情况下，差分H和L应该是等长，等时序，等间距，等阻抗，等串扰，等抖动，等振幅，等反射，等振铃，等上升下降时间的。但是实际应用中，很难做到这些，就会导致共模了。

差分线不等长，差分线的两根线的参考层不完全一样，差分线的两根线间距太大，差分线太靠近板边。两根线的蚀刻程度不一样。

T型拓扑的两个DDR3颗粒，经常看到差分电容放在T型分叉处，而沒有尽量靠近cpu源端，这样好吗？ 

驱动器两个型号在时间上可能存在偏斜错位，连接器引脚延时不可能完全相同，信号线换层两个过孔也会有延时差别，即使两单端信号线长相等，由于板材的玻纤效应，两单端信号所感受到的介电常数会有所差异，也会造成延时。另外两根单端信号在传输过程中所感受到的串扰不可能完全相同。以上这种情况都会产生共模噪声。 

但是增加一个电容，会导致多出一些走线分支和过孔，它对信号完整性带来的负面影响和带来的抑制噪声收益哪个多？  

电容，消峰填谷，让你的一切波形显得都那么圆润有光泽，所以范范的去谈作用，那就是耍流氓。这个也可以简单理解为惯性环节在系统中的作用 

这个电容取值还有一定作用，前段时间，一个AMD的板子，做re，800mhz过不了class b，我根据电容自谐振频点选了个10pf的电容上去，通过测试，眼图也毫无问题.当然vddq平面把0.1uf换一些10pf的也能解决问题。都知道滤共模，实际操作还是要注意下这些细节。

差分信号的不对称会产生共模噪声，PCB设计中如差分信号不等长；信号返回路径不对称，地网络对差分线影响不对称等。加工时信号玻纤效应，压合时层偏都会加大共模噪声 

设计上：1,p n长度和时序造成的相位误差;2，其他信号对p n的串扰幅度不同;3,为了等长，对单根信号绕线;4，有打孔换层等等
加工上：1,p n可能差分阻抗不匹配;2，p n没有十度走线，可能阻抗不一样3,p n的蚀刻程度可能不一样等等 

在设计上，要求差分对平行、等长、短距，避免过孔、交叉。由于管脚分布、过孔、以及走线空间等因素使得差分线长不匹配，时序发生偏移，而引入共模噪声。加工中，玻纤效应，工艺偏差，层压偏差等也引起了共模噪声。

PCB加工P和N的长度差异会导致共模噪声增加，玻纤布的开窗大小也会有影响。P和N的距离大小，以及有无包地等，回流路径也会影响共模噪声。 

如何看2020积分排行榜：

在主页输入关键词：2020积分