铜浆于LTCC中的应用讲解

射频美学 2023-02-16 07:00
关注 ▲射频美学 一起学习成长

这是射频美学的第1139期分享。
来源 | 转载;
微圈 | 进微信群,加微信: RFtogether521
备注昵称+地域+产品及岗位方向(如大魔王+上海+芯片射频工程师);
宗旨 | 看到的未必是你的,掌握底层逻辑才是。

本文介绍了自制铜浆的组成和特点,探讨了铜浆在多层陶瓷封装外壳制备技术中的适用性。通过对铜浆微观形貌观察,方阻、剪切强度的测试,分析并讨论了玻璃相添加量、烧结温度、排胶温度、排胶时间对于铜浆性能的影响。

研究发现,当烧结温度为850℃,玻璃相添加量为7wt.%时,铜浆表现出良好的导电性和较高的剪切强度,方阻为2.5mΩ/,剪切强度为45.7MPa。当排胶温度达到650℃,适当延长排胶时间,降低升温速率有利于促进埋层铜浆的致密化烧结,减少孔洞,从而改善多层陶瓷封装外壳的表面平整度。

01

引言

随着我国微电子产业水平的不断提高,电子封装技术向着高频高速、高可靠性、大尺寸、高度集成化方向发展,电子封装导体材料在新一代封装材料体系中发挥着越来越重要的作用。传统的W、Mo导体材料主要应用于HTCC多层陶瓷外壳加工工艺,而内部线条所采用的丝网印刷工艺由于其本身工艺特性(丝网目数、金属浆料及印刷加工工艺性等)以及W、Mo导体材料自身性能(导电性差,电阻率分别为5.5μΩ·cm和5.2μΩ·cm)的限制,很难满足更高频率和更高传输速率的陶瓷外壳的封装要求。Au、Ag方阻较低,目前金浆、银浆已成熟应用于LTCC技术,但由于Au、Ag高昂的成本以及激烈的竞争带来的LTCC类封装外壳价格持续走低,导致LTCC类封装外壳利润越来越低,极大的限制了Au、Ag在陶瓷封装领域的应用及推广。因此选择一种具有良好导电性的合适导体材料对于突破上述限制,更好的实现微电子器件高频、高速的传输要求至关重要。

Cu金属具有很多优良的性能,Cu具有比贵金属Au更为优良的高频特性和导电性,同时Cu也没有像Ag那样的迁移缺陷,而且Cu比Ag的熔点要高,可以使样品烧结范围变得更加宽广,除此之外,Cu还拥有优良的可焊性和较低的成本[1,2]。已经被广泛用于电子工业、导电涂料、催化剂等多个领域,在微电子封装领域也有着较强的应用价值[3]。上世纪90年代,以日本为主的发达国家研制出的铜浆,成功实现了在MLCC、LTCC元件领域的应用,显著降低了材料成本支出,大大提升了其市场竞争力。虽然国内已经有部分厂家开始研制铜导体浆料,华南理工大学吴松平[4]通过化学还原法制备了粒径达到400nm左右的超细铜粉,并进一步制备了可用于MLCC的无铅导电铜-镍膜,具有良好的粘附性和致密性;风华电子工程公司近年成功开发出适合BME-MLCC使用的端电极铜浆,但多层陶瓷封装外壳用铜导体浆料的国产化仍未得到解决,均被国外垄断。本文介绍了自制铜浆的组成及特点,通过不同玻璃相含量、烧结温度、排胶温度及排胶时间的调整,开展铜浆在多层陶瓷封装外壳制备技术中的适用性研究。

02

实验

2.1 导电铜浆的制备

2.1.1 铜浆玻璃相的制备

采用B2O3、SiO2、CaO、TiO2等分析纯试剂制备铜浆用玻璃相。将上述氧化物按一定比例称取后倒入氧化铝球磨罐进行滚磨,混合均匀后烘干,再把均匀的粉料放入电阻炉中加热至1300℃,保温30min,待原料成为液体时倒入蒸馏水中水淬,即可得到初始的玻璃料。随后将制得的玻璃料烘干后放入行星球磨机中进行球磨,玻璃粉D50粒径磨至1.2~1.6μm后,倒出进行烘干处理,研磨过筛,制得玻璃相备用。

2.1.2 铜浆的制备

将铜粉与预先制备的有机载体、玻璃相按一定比例搅拌混合后,用三辊研磨机研磨,待浆料细度≤5μm即可,制得铜浆备用。

2.2 样品的制备及表征

以上述制得的铜浆为导体材料,十三所自制陶瓷材料A为陶瓷基体,依托十三所多层陶瓷封装外壳加工工艺平台(如图1所示),经过冲孔、丝网印刷、印刷填孔、层压、热切、烧结、镀镍、镀金等工艺制备某型号陶瓷外壳(如图2所示)。

采用EVO-MA18扫面电镜(德国卡尔蔡司)对铜浆烧结后表面形貌、孔隙率进行观察分析。采用GOM-802型直流毫欧表(苏州德计仪器仪表)测试铜浆方阻。根据GJB7677-2012用DAGE4000剪切前度试验机测试铜浆焊盘剪切强度。

03

结果与讨论

3.1 不同烧结温度对铜浆性能的影响

图3是玻璃相添加量为6wt.%的铜浆在790℃、820℃、850℃、880℃4个不同温度条件下烧结后方阻和剪切强度的测试结果。从图3可以看出烧结温度对铜浆的电性能和剪切强度都有重要影响。随着温度的升高,铜浆的方阻呈现先下降后平稳的趋势,当烧结温度为850~880°C时,方阻为2.7mΩ/☐左右;而铜浆剪切强度则呈现出现提高后下降的趋势,当烧结温度为850°C时,铜浆剪切强度最大,为43.7MPa。

图1 多层陶瓷封装外壳工艺流程图

图2 某FC-CLGA陶瓷封装外壳

图3 不同烧结温度条件下铜浆的方阻和剪切强度

当烧结温度较低时,铜浆中所添加玻璃相未熔融或者部分熔融(如图4a、4b所示),不能有效的包裹铜颗粒,铜浆烧结过程中液相量较少,致密化烧结驱动力不足,形成部分孔隙,影响了铜浆的导电性。同时由于玻璃相未能有效的浸润铜浆和陶瓷基体,因此剪切强度较弱[5]。当温度达到850°C时,玻璃相全部熔融,大量的液相在铜粉周围形成网络,有助于铜粉均匀、致密化烧结,并充分浸陶瓷界面,此时铜浆的导电性和剪切强度均大幅度提高。随着烧结温度进一步升高,方阻变化不大,但剪切强度出现明显下降。一方面由于过高的烧结温度造成玻璃相粘度降低流失,铜粉向下沉积,界面玻璃相减少[6,7],另一方面,当烧结温度过高时玻璃相过分析晶(如图4d所示),玻璃相本身强度降低。

图4 不同烧结温度的铜浆SEM图

3.2 不同玻璃相添加量对铜浆性能的影响

为了研究不同玻璃相添加量对铜浆性能的影响,分别配制玻璃相含量为1wt.%、4wt.%、7wt.%、10wt.%的4种不同浆料,并在氮气气氛、850°C条件下进行烧结,并对烧结后铜浆表面组织形貌、导电性、剪切强度进行分析。图5给出的是4种铜浆方阻和剪切强度的测试结果。从图可见,随着玻璃相添加量的增加,铜浆方阻呈现先减小再增加的趋势,当玻璃相添加量为7wt.%左右时方阻最低,为2.5mΩ/☐。当玻璃相含量小于7wt.%时,剪切强度则随着玻璃相添加量增加,显著提高。当玻璃相含量超过7wt.%时,剪切强度缓慢提高,此时方阻开始增大。当玻璃相含量为1wt.%时,由于液相量不足,致密化烧结动力不足,且无法形成网络状结构使得铜粉烧结过程中出现大量团聚,形成孔洞,导电性和剪切强度都较差。随着玻璃相添加量增加,液相能够充分浸润铜颗粒,致密化烧结驱动力提高,形成致密的铜颗粒导电网络[8],方阻进一步减小,剪切强度增加。当玻璃相添加量超过7wt.%,不导电的玻璃相占比增加,电阻反而逐渐增大,此时铜颗粒与陶瓷基体的界面已经被充足的玻璃相充分浸润,因此剪切强度趋于稳定。

图5 铜浆的方阻和剪切强度与玻璃相添加量的关系 图6为不同玻璃相添加量铜浆烧结后表面扫描电镜测试图。从图中可以看出,当玻璃相添加量为1wt.%时,烧结后铜浆表面存在较多孔洞。当玻璃相添加量提高到4wt.%、7wt.%时,铜浆烧结致密,可看见明显的玻璃相形成的网络将铜颗粒均匀、紧密地连接在一起。当玻璃相添加量提高到10wt.%时,过多的玻璃相浮于铜浆表面,可焊性变差,对于封装器件后面对镀镍、镀金工艺形成不利影响。

图6 不同玻璃相添加量的铜浆SEM图

3.3 不同排胶曲线对铜浆性能的影响

在多层陶瓷封装外壳制备过程中,由于设计使用需求,引入大量埋层铜浆,且铜易氧化,需在还原气氛条件下烧结,在后期与陶瓷共烧的过程中存在排胶困难的问题。如表1所示,设置1#-3#3个不同的排胶工艺,通过调整排胶温度、排胶时间研究不同排胶曲线对于埋层铜浆在与陶瓷共烧过程中致密化烧结的影响。表1 不同排胶工艺的排胶温度及排胶时间

表1给出的是3种排胶曲线条件下完成烧结后,埋层铜浆断面的SEM图以及对应的多层陶瓷封装实验件(如图7所示)。从图中可以看出,当在450°C结束排胶,埋层铜浆在烧结完成后,导体膜层内部疏松多孔,孔洞较大,膜层厚度为11μm左右,样品印有大量埋层铜浆的区域出现明显的凸起。当增加450°C~650°C排胶温度段后,埋层铜浆孔洞减少,膜层厚度减小,但样品表面仍存在轻微凸起。当采用3#排胶曲线,延长排胶温度时间至10h时,减小升温速率,埋层铜浆实现致密化烧结,膜层厚度减小到6μm左右,样品表面平整。由上述分析结果可知,排胶温度、排胶时间对埋层铜浆的致密化影响很大。主要原因可能是排胶温度和升温速率影响了铜浆中有机载体是挥发。当排胶温度低于450°C时,有机载体中部分有机物无法完全挥发,使得剩余的有机物保留至烧结后期,最终形成起泡[9,10];同时,过快的升温速率会导致有机载体在短时间内集中挥发,在膜层中形成细小孔洞[11],这两者都会造成膜层疏松多孔。

适当提高排胶温度,延长排胶时间,降低升温速率,使得有机物能够完全、有层次性的挥发,实现埋层铜浆的致密化烧结,对于提高多层陶瓷封装外壳的平整度至关重要,也是实现铜浆在多层陶瓷封装外壳制备技术中应用的关键环节。

图7 不同排胶工艺条件下的铜浆SEM图

04

结论

本文将自制铜浆应用于多层陶瓷封装外壳制备技术,并探讨了烧结温度、不同玻璃相添加量对铜浆性能的影响。实验结果表明,当烧结温度为850°C,玻璃相添加量为7wt.%左右时,铜浆表现出良好的导电性和较高的剪切强度,满足高频高速、高可靠性陶瓷封装的应用需求。适当提高排胶温度、延长排胶时间,降低升温速率有利于埋层铜浆的致密化烧结,减少孔洞,从而改善多层陶瓷封装外壳的表面平整度。


——END——




声明:  欢迎转发本号原创内容,转载和摘编需经本号授权并标注原作者和信息来源为射频美学。  本公众号目前所载内容为本公众号原创、网络转载、其他公众号转载、累积文章等,相关内容仅供参考及学习交流使用。由于部分文字、图片等来源于互联网,无法核实真实出处,如涉及相关争议,请跟我们联系。我们致力于保护作者知识产权或作品版权,本公众号所载内容的知识产权或作品版权归原作者所

更多好文请关注公众号
↓↓

射频美学 中国射频产业入口,从沙子到产品的整个过程。 1、专注射频生态美学,包括但不限于芯片、通信、终端等; 2、射频行业、科技产品、新技术、个人成长等相关信息; 3、射频培训等。 射频小助理---射频心理咨询师。
评论
  • 数字隔离芯片是一种实现电气隔离功能的集成电路,在工业自动化、汽车电子、光伏储能与电力通信等领域的电气系统中发挥着至关重要的作用。其不仅可令高、低压系统之间相互独立,提高低压系统的抗干扰能力,同时还可确保高、低压系统之间的安全交互,使系统稳定工作,并避免操作者遭受来自高压系统的电击伤害。典型数字隔离芯片的简化原理图值得一提的是,数字隔离芯片历经多年发展,其应用范围已十分广泛,凡涉及到在高、低压系统之间进行信号传输的场景中基本都需要应用到此种芯片。那么,电气工程师在进行电路设计时到底该如何评估选择一
    华普微HOPERF 2025-01-20 16:50 73浏览
  •  光伏及击穿,都可视之为 复合的逆过程,但是,复合、光伏与击穿,不单是进程的方向相反,偏置状态也不一样,复合的工况,是正偏,光伏是零偏,击穿与漂移则是反偏,光伏的能源是外来的,而击穿消耗的是结区自身和电源的能量,漂移的载流子是 客席载流子,须借外延层才能引入,客席载流子 不受反偏PN结的空乏区阻碍,能漂不能漂,只取决于反偏PN结是否处于外延层的「射程」范围,而穿通的成因,则是因耗尽层的过度扩张,致使跟 端子、外延层或其他空乏区 碰触,当耗尽层融通,耐压 (反向阻断能力) 即告彻底丧失,
    MrCU204 2025-01-17 11:30 182浏览
  • 现在为止,我们已经完成了Purple Pi OH主板的串口调试和部分配件的连接,接下来,让我们趁热打铁,完成剩余配件的连接!注:配件连接前请断开主板所有供电,避免敏感电路损坏!1.1 耳机接口主板有一路OTMP 标准四节耳机座J6,具备进行音频输出及录音功能,接入耳机后声音将优先从耳机输出,如下图所示:1.21.2 相机接口MIPI CSI 接口如上图所示,支持OV5648 和OV8858 摄像头模组。接入摄像头模组后,使用系统相机软件打开相机拍照和录像,如下图所示:1.3 以太网接口主板有一路
    Industio_触觉智能 2025-01-20 11:04 153浏览
  •  万万没想到!科幻电影中的人形机器人,正在一步步走进我们人类的日常生活中来了。1月17日,乐聚将第100台全尺寸人形机器人交付北汽越野车,再次吹响了人形机器人疯狂进厂打工的号角。无独有尔,银河通用机器人作为一家成立不到两年时间的创业公司,在短短一年多时间内推出革命性的第一代产品Galbot G1,这是一款轮式、双臂、身体可折叠的人形机器人,得到了美团战投、经纬创投、IDG资本等众多投资方的认可。作为一家成立仅仅只有两年多时间的企业,智元机器人也把机器人从梦想带进了现实。2024年8月1
    刘旷 2025-01-21 11:15 444浏览
  •     IPC-2581是基于ODB++标准、结合PCB行业特点而指定的PCB加工文件规范。    IPC-2581旨在替代CAM350格式,成为PCB加工行业的新的工业规范。    有一些免费软件,可以查看(不可修改)IPC-2581数据文件。这些软件典型用途是工艺校核。    1. Vu2581        出品:Downstream     
    电子知识打边炉 2025-01-22 11:12 55浏览
  • 高速先生成员--黄刚这不马上就要过年了嘛,高速先生就不打算给大家上难度了,整一篇简单但很实用的文章给大伙瞧瞧好了。相信这个标题一出来,尤其对于PCB设计工程师来说,心就立马凉了半截。他们辛辛苦苦进行PCB的过孔设计,高速先生居然说设计多大的过孔他们不关心!另外估计这时候就跳出很多“挑刺”的粉丝了哈,因为翻看很多以往的文章,高速先生都表达了过孔孔径对高速性能的影响是很大的哦!咋滴,今天居然说孔径不关心了?别,别急哈,听高速先生在这篇文章中娓娓道来。首先还是要对各位设计工程师的设计表示肯定,毕竟像我
    一博科技 2025-01-21 16:17 102浏览
  • Ubuntu20.04默认情况下为root账号自动登录,本文介绍如何取消root账号自动登录,改为通过输入账号密码登录,使用触觉智能EVB3568鸿蒙开发板演示,搭载瑞芯微RK3568,四核A55处理器,主频2.0Ghz,1T算力NPU;支持OpenHarmony5.0及Linux、Android等操作系统,接口丰富,开发评估快人一步!添加新账号1、使用adduser命令来添加新用户,用户名以industio为例,系统会提示设置密码以及其他信息,您可以根据需要填写或跳过,命令如下:root@id
    Industio_触觉智能 2025-01-17 14:14 122浏览
  • 嘿,咱来聊聊RISC-V MCU技术哈。 这RISC-V MCU技术呢,简单来说就是基于一个叫RISC-V的指令集架构做出的微控制器技术。RISC-V这个啊,2010年的时候,是加州大学伯克利分校的研究团队弄出来的,目的就是想搞个新的、开放的指令集架构,能跟上现代计算的需要。到了2015年,专门成立了个RISC-V基金会,让这个架构更标准,也更好地推广开了。这几年啊,这个RISC-V的生态系统发展得可快了,好多公司和机构都加入了RISC-V International,还推出了不少RISC-V
    丙丁先生 2025-01-21 12:10 118浏览
  • 2024年是很平淡的一年,能保住饭碗就是万幸了,公司业绩不好,跳槽又不敢跳,还有一个原因就是老板对我们这些员工还是很好的,碍于人情也不能在公司困难时去雪上加霜。在工作其间遇到的大问题没有,小问题还是有不少,这里就举一两个来说一下。第一个就是,先看下下面的这个封装,你能猜出它的引脚间距是多少吗?这种排线座比较常规的是0.6mm间距(即排线是0.3mm间距)的,而这个规格也是我们用得最多的,所以我们按惯性思维来看的话,就会认为这个座子就是0.6mm间距的,这样往往就不会去细看规格书了,所以这次的运气
    wuliangu 2025-01-21 00:15 186浏览
  • 临近春节,各方社交及应酬也变得多起来了,甚至一月份就排满了各式约见。有的是关系好的专业朋友的周末“恳谈会”,基本是关于2025年经济预判的话题,以及如何稳定工作等话题;但更多的预约是来自几个客户老板及副总裁们的见面,他们为今年的经济预判与企业发展焦虑而来。在聊天过程中,我发现今年的聊天有个很有意思的“点”,挺多人尤其关心我到底是怎么成长成现在的多领域风格的,还能掌握一些经济趋势的分析能力,到底学过哪些专业、在企业管过哪些具体事情?单单就这个一个月内,我就重复了数次“为什么”,再辅以我上次写的:《
    牛言喵语 2025-01-22 17:10 46浏览
  • 本文介绍瑞芯微开发板/主板Android配置APK默认开启性能模式方法,开启性能模式后,APK的CPU使用优先级会有所提高。触觉智能RK3562开发板演示,搭载4核A53处理器,主频高达2.0GHz;内置独立1Tops算力NPU,可应用于物联网网关、平板电脑、智能家居、教育电子、工业显示与控制等行业。源码修改修改源码根目录下文件device/rockchip/rk3562/package_performance.xml并添加以下内容,注意"+"号为添加内容,"com.tencent.mm"为AP
    Industio_触觉智能 2025-01-17 14:09 164浏览
我要评论
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦