为数据处理、网络、便携式、可穿戴和其他计算应用设计并优化电源解决方案，需要对电压和电流进行精确、宽带、高动态范围的测量。系统可能包含一个、数十个或数百个中央处理单元(CPU)、图形处理单元 (GPU)、网络接口、存储硬件和各种支持电路。
为了响应不断变化的系统需求，这些电路可能在几微秒内从消耗数微安电流的空闲状态转换到消耗数百安培电流的满载状态。此外，自动测试设备(ATE)测试解决方案和功率分析仪通常使用多个通道来精确捕获电流、电压或功率曲线，并在更宽带宽上测量谐波。
低压电源轨具有严格的噪声要求，必须在不同的负载条件、温度下进行表征，并考虑旁路电容随时间的退化。图1所示电路提供了一个完整的宽范围电流测量系统，适合这些具有挑战性的应用（下文简称该电路为CN0560）。精度、带宽和漂移性能与适用于生产测试环境的台式和机架安装式测试设备处于同一水平。同时，该解决方案足够小，可以集成到这些需要持续监控的应用中。当对快速瞬变和小信号电平进行数字化处理时，15 MSPS的采样速率大大放宽了抗混叠滤波器要求并最大限度地提高了带宽。为了适应所执行的特定测量，可以应用额外的过采样来权衡噪声和带宽。
图 1. EVAL-CN0560-FMCZ 简化功能框图
最常见的电流测量技术包含分流电阻、模拟前端(AFE)和模数转换器 (ADC)，然后是微控制器或现场可编程门阵列(FPGA)。CN0560提供宽带宽前端，并将分流电阻上产生的小差分电压转换为较大电压来馈送，然后将其数字化。
表 1. 电流量程选择
图 2. 简化评估测试设置，10 μA 范围
施加来自电流源的10 µA、10 mA和10 A已知电流，使用万用表通过电压检测垫测量每个分流电阻（0.05 Ω、5 Ω和5 kΩ）上产生的差分电压。通过每个分流电阻的电流产生 50 mV 的最大电压降。该电压由ADA4898-1放大器（默认增益为40）放大，然后馈入ADAQ23878 μModule®的差分输入。
将每个分流电阻上的电压读数与µModule输出端的实际电压读数进行比较。该电路的整体精度受多个误差源影响，包括分流器、放大器和µModule的电阻温度系数(TCR)，以及电流源或万用表本身的精度。然而，分流电阻的选择在决定该电路的精度方面起着主导作用。图3和图4显示了分流电阻对CN0560的影响。
图 3. CN0560 FFT，无过采样（使用分流电阻）
图 4. CN0560 FFT，OSR 为 256（使用分流电阻）
36 V双向瞬态电压抑制器(TVS)二极管和100 Ω电阻保护分流器输入，使其免受静电放电(ESD)冲击和过压状况的影响。多路复用器输入可直接承受高达+/-15V的输入电压；高于此的电压会产生额外的电流，受100 Ω电阻的限制。
在选定多路复用器输入之后有两个低噪声、高速放大器ADA4898-1，以及驱动ADAQ23878信号链µModule的四通道精密匹配电阻网络LT5400。LT5400-7提供0.2 ppm/°C的匹配漂移和0.01%的电阻匹配，工作温度范围很宽，CMRR优于独立匹配电阻。默认情况下，使用外部增益设置电阻将两个ADA4898-1放大器设置为增益40的全差分配置。40倍增益在ADAQ23878的输入端产生2.0 V的满量程电压，当ADAQ23878配置为+/-2.048 V范围时，SNR得以最大化。
图1中的一个关键模块是ADAQ23878 µModule，它包括一个低噪声、全差分放大器(FDA)、一个稳定的基准电压缓冲器、一个15 MSPS 18位逐次逼近型ADC，以及实现优化性能所需的关键无源元件。
ADAQ23878 µModule是一种系统级封装(SiP)解决方案，可提供精密性能，减少终端系统元件数量，并在电路板空间约束下提高通道密度。它还缓解了与电流测量测试设备相关的校准负担和热挑战，但没有与高集成度专用集成电路(ASIC)相关的高成本。
FDA 周围的精密电阻阵列采用 ADI 公司专有的iPassives®技术构建。这消除了电路不平衡，减少了寄生效应，提供高达0.005%的出色增益匹配，并实现了0.13 ppm/°C的优化漂移性能。与分立无源元件相比，iPassives技术还有尺寸优势，可最大限度地减少与温度相关的误差源并减轻系统级校准负担。
FDA提供快速建立时间、宽共模输入范围以及精确的可配置增益选项（0.37、0.73、0.87、1.38和2.25），允许进行增益或衰减调节，支持全差分或单端转差分输入。
ADAQ23878的高精度性能与高采样速率相结合，可降低噪声并支持过采样，以实现极低的RMS噪声并在宽带宽内检测小幅度信号。
使用4.096 V基准电压并在输入短接地的情况下进行测量，ADAQ23878的典型动态范围约为89 dB，如图5所示。由于许多电流测量应用的带宽低于7.5 MSPS，因此可以应用过采样来提高动态范围。
过采样是指以比两倍信号带宽（满足奈奎斯特标准所必需）快得多的速度进行采样。以两倍信号带宽采样时，模拟抗混叠滤波器存在严格的限制，因为任何高于 fs2 的噪声或干扰音都会混叠进入通带。混叠的传统解决方案是使用高阶滤波器，但这需要权衡精度、通带纹波、阻带抑制、群延迟和功耗。低采样率还将ADC的所有量化和热噪声集中在信号频带中。过采样有两方面效应：
模拟抗混叠滤波器可能有更高的截止频率和/或更低的阶数。
ADC 噪声分布在宽得多的带宽上，带内噪声得以降低。
图6说明了过采样的影响。可用信号带宽为
模拟滤波器的截止频率可以提高到
信号通带远低于模拟滤波器的过渡带，从而将通带纹波的影响降至最低。信号通带响应以数字低通滤波器的响应为主，该响应在整个温度范围内具有确定性和稳定性，并且对元件容差不敏感（与模拟滤波器不同）。大部分数字滤波器会将输出数据抽取到较低的速率，从而降低数据处理要求。例如，级联积分梳状(CIC)滤波器输出的抽取因子等于OSR。
图 6. 过采样对抗混叠滤波器要求的影响
过采样带来的动态范围(DR)改善幅度可以使用公式1计算。
其中：OSR为过采样数据速率。
过采样每增加4倍，分辨率就会增加1位，或者动态范围增加6 dB。对ADAQ23878的输出进行256倍的过采样会产生58.594 kSPS (15 MSPS/256)的输出数据速率。对于不同增益选项，这对应于29.297 kHz的信号带宽和接近111 dB的动态范围，因此它能精确检测幅度非常小的μV信号，如图7所示。
图 7. OSR 为 256 的 FFT（输入短路）
选择ADA4898-1前端放大器是因为它具有宽带宽、高压摆率、低噪声或失真特性。它还能以15 MSPS的全速轻松驱动ADAQ23878的低输入阻抗，并实现优化性能。
ADAQ23878内置一个2.048 V、20 ppm/°C基准电压源(REF)和一个基准电压缓冲器(REFBUF)，后者相对于REF具有2倍的固定增益。基准电压缓冲器的4.096 V输出决定了ADAQ23878的满量程输入范围。
在需要较低漂移的应用中，REF或REFBUF都可以过驱。CN0560包括从板载2.048 V ADR4520过驱REF的选项，其初始精度为0.025%，漂移为2 ppm/°C。或者，板载LTC6655可以过驱REFBUF，其初始精度为0.025%（最大值），温度系数为2 ppm/°C（最大值）。
EVAL-CN0560-FMCZ使用带有FPGA夹层卡(FMC)连接器的FPGA控制器板进行数据采集。板上的所有电源轨均由源自控制器板的3.3 V电压轨生成。电源树是利用系统级电源架构设计工具LTpowerPlanner®设计的。
图8显示了CN0560电源树的框图。两个LTM8049双通道SEPIC或反相μModule DC/DC转换器从3.3 V电源轨产生+7 V、-2.5 V、+15.5 V 和 -15.5 V电压轨。LT3023双通道、低噪声、微功耗LDO从 +7 V产生+5 V和+6.5 V电压轨，而ADP7185超低噪声LDO从-2.5 V产生-2 V电压轨。
图 8. 电源简化框图
+6.5 V和-2 V电压轨用于ADAQ23878的集成FDA，而+5 V电压轨用于LTC6655以产生4.096 V基准电压。来自第二LTM8049的+15.5 V和-15.5 V两个电压轨被馈送到LT3032双通道LDO，为ADA4898-1和ADG5209产生+15 V和-15 V电压轨。低噪声LDO ADP7118为ADR4520生成+2.5 V电压轨，以产生2.048 V基准电压。CN0560的总功耗约为910 mW，不包括分流电阻的功耗。
印刷电路板(PCB)布局对于保持信号完整性和实现最佳性能至关重要。图9显示了CN0560板信号链部分的PCB布局。此电路板布局使用内置开尔文连接的四端子分流电阻，与两端子分流电阻相比，它能降低TCR效应并提供更高的温度稳定性。
图 9. 信号链的 PCB 布局
必须使用带开尔文连接的四端子电流检测电阻，将流过分流电阻的高电流保持在检测路径之外。流过电阻的高电流和电压测量分别有单独的终端，这有助于最大限度地提高测量精度。
为每个校准电流都实现了最优检测布局。对于阻值非常低的电阻（5 mΩ或更小），焊盘上检测点的物理位置和流过电阻的电流的对称性更为重要。例如，具有开尔文连接的四端子高精度金属箔电阻(5 mΩ)用于10 A电流量程。该电阻的TCR为± 0.05 ppm/°C，容差为0.1%，尺寸非常小(<10 mm x 10 mm)，因此沿焊盘的每毫米电阻都会影响有效电阻。
建议使用多层板，ADAQ23878 µModule下方第一层中应有干净的内部接地层。电路板上的各个元件和各种信号的布线也必须小心放置。此外，输入和输出信号的布线最好对称。
µModule的接地引脚必须使用多个过孔直接焊接到PCB的接地层。此外，必须移除µModule输入和输出引脚下方的接地层和电源层，以避免出现干扰寄生电容。任何干扰寄生电容都可能影响信号链的失真和线性度性能。敏感的模拟部分和数字部分必须在PCB上分开，同时使电源电路远离模拟信号路径。快速开关信号（比如CNV±或CLK±）以及数字输出DA±和DB±不得靠近或越过模拟信号路径，以防噪声耦合到µModule。
板载LDO的输出端应添加至少2.2 µF (X5R)的优质陶瓷旁路电容，以最大限度地降低电磁干扰(EMI)敏感度，并减少毛刺对电源线的影响。所有其他必需的旁路电容都包含在ADAQ23878中，从而节省电路板空间并降低成本。
低噪声JFET放大器ADA4627-1是ADA4898-1的引脚兼容替代产品，性能相差不大。请注意，由于带宽较低，ADA4627-1 可能无法以 15 MSPS 的全速驱动ADAQ23878。
EVAL-CN0560-FMCZ使用SDP-H1控制板支持高精度数据采集，并使用分析、控制、评估(ACE)软件采集时域和频域数据。有关测试设置的完整详细信息，请参阅EVAL-CN0560-FMCZ用户指南。
图10显示积分线性度(INL)数据在+/- 2.5 LSB以内，该数据是使用此板捕获的，运行速度为15 MSPS，增益为1.38，ADAQ23878前端分别设置为10 mA和10 µA。
图 10. 10 mA 和 10 µA 范围的 INL 数据
图11显示了三个电流量程的动态范围。用户可以在数字域中进行过采样或平均，以改善噪声性能，并针对目标带宽精确捕获小幅度信号，放宽对抗混叠滤波器的要求。
图12所示曲线的Y轴表示计算得出的理想电压，对应的是µModule的输出电压，其中输入电流从1 mA上升到10 mA，增益分别为0.87和1.38。
图 12. 信号链输出电压与输入电流的关系
图13显示了未校准信号链的理想输出电压误差与实测输出电压误差，可以看到精度为0.01%，使用的是图10中收集的数据。增益误差主要取决于±0.1%容差的电流检测电阻。
图 13. µModule 输出电压误差与输入电流的关系（未校准）
